06.02.2013

Mentor Graphics: neue Version f√ľr HyperLynx




Mentor Graphics k√ľndigt die neuste Version seines HyperLynx-Produkts f√ľr High-Speed-Designs und -Analysen an. Wesentliche Merkmale der neuen Version sind weiterentwickelte 3D Kanal- und Leiterbahnmodellierung, verbesserte DDR-Signoff-Verifikation und eine bis zu f√ľnf Mal schnellere Simulationsleistung.

 

Ingenieure und Designer k√∂nnen mit HyperLynx w√§hrend des Systemdesignprozesses m√∂gliche High-Speed-Design-Probleme, die sich auf die Signalintegrit√§t, Power-Integrit√§t und elektromagnetische Interferenz auswirken, schneller analysieren. HyperLynx verringert die Anzahl der Kanalmodellierungen, welche 3D-Analysen erfordern, durch eine 2,5D Extraktion von planaren Leiterbahnen unter Ber√ľcksichtigung umgebender Kupferfl√§chen.

 

Sobald diese Funktion aktiviert ist, modelliert das System Impedanz-Diskontinuitäten der Leiterbahnen infolge nicht idealer Referenz-Flächen und Versorgungslagen (komplexe Flächen mit Aussparungen und Ausfräsungen). Die resultierenden Impedanz-Schwankungseffekte werden in die Simulation des Zeitbereichs und die Extraktion des S-Parameter-Modelles mit einbezogen.

 

Wo erforderlich, bietet das HyperLynx auch eine vollst√§ndige 3D-Extraktion und -Modellierung. Der Designer kann ganze Leiterplattenbereiche f√ľr die 3D-Full Wave Analyse ausw√§hlen. Dies beinhaltet das Exportieren des kompletten Kanals an den Schaltplan-Editor zur automatischen Ports-Zuweisung, seine Simulation sowie die engen Integration des HyperLynx-3D-EM-Full Wave Solvers.

 

Die neue Version liefert Analyseergebnisse mit einer bis zu f√ľnf Mal schnelleren Simulationsleistung im Vergleich zur vorherigen Version. Interne Tests von fr√ľheren Versionen und der neuen HyperLynx-Version zeigen einen leistungsf√§higeren Schaltungssimulator, insbesondere f√ľr gro√üe Batch-Mode-Analysen mit komplexen Stimuli, zum Beispiel der DDRx-Simulation.

 

Neben h√∂herer Leistung versucht der verbesserte Simulator insbesondere bei Netzen, die sehr kurze Transmissionlines enthalten Genauigkeitsprobleme zu vermeiden. Diese sind √ľblich, wenn beim Modellieren die Leiterbahnen der Platinen m√§andern. Viele Nicht-Mentor-Simulatoren ‚Äď insbesondere SPICE-basierte ‚Äď runden die kurzen Verz√∂gerungen von kleinen Routing-Bereichen auf Basis des Analyse-Zeitschritts auf oder eliminieren sie.

 

Das HyperLynx-Werkzeug ber√ľcksichtigt solche Effekte auch w√§hrend komplexer √úbersprech-Simulationen. Insgesamt werden die Anwender hochgenaue Ergebnisse in deutlich weniger Simulationszeit erreichen. Dies gilt insbesondere f√ľr gro√üe Platinen mit einer gro√üen Anzahl von Netzen, deren L√§ngen aufeinander abgeglichen sind.

 

 

Verf√ľgbarkeit

 

Die neue HyperLynx-Version steht ab M√§rz 2013 f√ľr alle f√ľhrenden Leiterplatten-Layout-Tools inklusive Mentor Expedition Enterprise, Board Station und PADS, Cadence Allegro und Zuken CR zur Verf√ľgung.


 


--> -->