Microsemi hat die FPGA-Familie SmartFusion2 SoC vorgestellt. Die Bausteine enthalten Flash-basierte FPGA-Schaltungen, einen 166MHz ARM Cortex-M3 Prozessor, Security Processing Beschleuniger, DSP-Blöcke, SRAM, eNVM und Kommunikationsschnittstellen auf einem Chip. Sie wurden für sicherheitsrelevante Applikationen aus den Bereichen Industrie-, Verteidigungs-, Luftfahrt-, Kommunikations- und Medizin-Applikationen entwickelt. Dazu gehören beispielsweise Flugdatenrekorder, Defibrillatoren, Handheld-Funkgeräte, Kommunikations-Systemmanagement Applikationen und industrielle Motorsteuerungen.
SmartFusion2 ist bietet Schutz vor DPA-Angriffen (Differential Power Analysis). Dazu kommt Technologie aus dem CRI-Portfolio (Cryptographic Research Incorporated) zum Einsatz. Anwender können auch interne kryptografische Verarbeitungsbeschleuniger (Cryptographic Processing Accelerators) einschließlich AES (Advanced Encryption Standard) AES-256, SHA (Secure Hash Algorithm) SHA-256, 384bit ECC (Elliptical Curve Cryptographic) Engine und einen nicht-deterministischen Random Bit Generator (NRBG) nutzen.
Die Bausteine erfüllen Industriestandards wie IEC 61508, DO254 und DO178B und bieten SEU-Immunität von Null FIT (Failures in Time). Das FPGA Fabric kommt ohne externe Konfiguration aus. SmartFusion2 schützt seine SoC-Embedded SRAM-Memories vor SEU-Fehlern. Dies wird durch den Einsatz von Single Error Correction, Double Error Detection (SECDED) Schutz bei Embedded-Memories wie Cortex-M3 Embedded Scratch Pad Memory, Ethernet, CAN und USB-Buffer erreicht und ist optional bei den DDR Memory Controllern.
Das SoC FPGA weist 10mW statische Leistungsaufnahme für einen 50K LUT (Look-up Table) Baustein einschließlich Prozessor und bei gleich bleibender Performance auf. Im Flash Freeze Standby Mode sinkt die Leistungsaufnahme auf 1mW.
Die Bausteine sind in Versionen mit 5K LUT bis 120K LUT plus Embedded Memory und Multiple Accumulate Blöcke für digitale Signalverarbeitung (DSP) verfügbar. Interfaces mit hoher Bandbreite beinhalten PCI Express (PCIe) mit flexiblem 5G SERDES neben schnellen DDR2/DDR3 (Double Data Rate) Memory Controllern. Der Baustein enthält auch ein Mikroprocessor Subsystem (MSS) mit einem 166MHz ARM Cortex-M3 Prozessor, On-Chip 64KB eSRAM und 512KB eNVM.
Das MSS ist mit einer ETM (Embedded Trace Macrocell) ausgestattet und enthält ferner 8kbyte Befehls-Cache sowie Peripherie inklusive CAN (Controller Area Network), Gigabit Ethernet und High Speed USB 2.0. Als Option verfügbare Security Accelerators können für Data Security Applikationen verwendet werden.
Entwickeln mit SmartFusion2
Systemdesigner können das Libero SoC Software Toolset zur Entwicklung von SmartFusion2 Bausteinen nutzen. Libero SoC enthält Synthese-, Debug- und DSP-Support von Synopsys und Simulation von Mentor Graphics mit Power Analyse, Timing Analyse und Push Button Designflow. Firmware-Entwicklung ist komplett in Libero SoC integriert. Compile und Debug ist von GNU, IAR und Keil verfügbar.
Der ARM Cortex-M3 Prozessor enthält Betriebssystemsupport für Embedded Linux von EmCraft Systems, FreeRTOS, SAFERTOS und uc/OS-III von Micrium.
