Für den Designstart mit sowohl SpiderSoM als auch MX10-SoM stellt Aries Embedded das Evaluationsboard SpiderBase zur Verfügung. Das Board enthält ein Experimentierfeld. Mit dem SpiderBoard unterstützt Aries ein freies und offenes Designkonzept: Alle Ressourcen wie etwa Design- und Gerberdateien sowie der Source Code sind unter Open-Source-Lizenzen erhältlich, KiCAD-Designdaten unter CERN OHL v1.2.
Das SpiderSoM unterstützt Intel MAX10-FPGAs von 10M02SC bis 10M16SA im U169-Gehäuse mit Einzelspannungsversorgung. Das Board mit 70 auf 35 mm bietet GPIO-Pins und optional 4 MBit SPI NOR-Flash, 8 MBit SDRAM sowie RTC mit Backup-Batterie und Lithium-Ionen- oder Lithium-Polymer-Akkus (Li-Po).
Das Wiki auf http://www.spiderboard.org hilft bei ersten Schritten mit der Plattform, dafür stehen Schritt-für-Schritt-Anleitungen wie ‚Getting Started‘ oder ein Beispiel für die Implementierung einer RISC-V Softcore-CPU zur Verfügung.
Für professionelle Elektronikdesigns in Industrieanwendungen stellt Aries das MX10-SoM für Intel MAX10-FPGAs von 10M04DC bis 10M50DA im F256-Gehäuse bereit. Das SoM verfügt im Vergleich zum SpiderSoM zusätzlich über 128/256/512 MBit DDR3 DRAM (für 10M 16/25/40/50 FPGAs), einen programmierbaren Taktgenerator und PLL mit optionalem, externen Referenzeingang. Die 178 FPGA GPIO-Pins beinhalten 13 LVDS-Sender und 54 –Empfänger. Über die programmierbaren Powermanagement-ICs (PMIC) lassen sich die Ein- und Ausgangsspannungen des FPGAs konfigurieren.
