Die Lösung basiert auf einer Signoff-SPICE-Simulation des Cadence Spectre Accelerated Parallel Simulators und liefert höchste Genauigkeit auf Transistor-Ebene, so dass die komplexen Fertigungsspezifikationen der fortschrittlichen Prozesstechnologien erfüllt werden. Sie ergänzt Cadence Voltus IC-Power Integrity Solution, ein Power-Signoff-Tool auf Zellen-Ebene für vollständige Chips, und vervollständigt die Power-Signoff-Technologie-Lösung des Unternehmens.



Funktionalitäten der Voltus-Fi Custom Power Integrity Solution

• Patentiertes spannungsbasiertes Iterationsverfahren benötigt wenig Speicher und arbeitet schneller als konventionelle strombasierte Iterationsverfahren.
• Vollständige Integration in die Cadence Virtuoso Plattform, mit einheitlichem Design Flow, erhöht die Produktivität der Entwickler beim EMIR-Signoff von analogen und kundenspezifischen Blöcken.
• Eine Parasitär-Extraktion auf Transistor-Ebene mit der Cadence Quantus ORC Extraction Solution, eine Simulation auf Transistor-Ebene mit dem Cadence Spectre Accelerated Parallel Simulator und dem Cadence Spectre Extensive Partitioning Simulator, sowie eine Visualisierung der EMIR-Ergebnisse im realen physischen Layout für eine schnelle Analyse, Debugging und Optimierung.
• Integration der Voltus-Fi Custom Power Integrity Solution und Voltus IC Power Integrity Solution ermöglicht einen nahtlosen Flow für ein Analog-/Mixed-Signal-Power-Signoff bei Designs mit gemischten Blöcken auf Transistor- und Zellen-Ebene.