Xilinx: Vivado-Design-Suite 2014.3 verfügbar

PRODUKT NEWS FPGA-EDA [VIDEO]

Xilinx kündigte die Vivado-Design-Suite 2014.3, das SDK und einen UltraFast-Embedded-Design-Methodology-Guide an. In der neuen Version sind Verbesserungen in der Vivado-Hochebenensynthese (HLS) und im IP-Integrator enthalten sowie Performanceüberwachungs- und Visualisierungsfunktionen.



Vivado-HLS bietet laut Xilinx eine höhere Qualität der Ergebnisse und verbesserte AMBA-AXI-4-Schnittstelleninterferenz, um Hochleistungssysteme schneller aufzubauen und zu integrieren. Vivado-HLS erlaubt die IP Erstellung und Verifikation direkt aus den Spezifikationen eines C-Algorithmus, was schnell in Designs resultiert, die mit handgeschriebenem RTL-Code und Verifikation konkurrieren, aber um mehrere Größenordnungen schneller als die RTL-Simulation sein soll.


Vivado unterstützt das Ecosystem von in Hardware implementierbaren Software-Bibliotheken. Version 2014.3 unterstützt über 40 OpenCV-Funktionen, die von Xilinx Technology Ventures und von Auviz Systems, einem Mitglied der Xilinx-Alliance, erhältlich sind.



Schnellere Integration

Die Erweiterungen in Vivado-IP-Integrator beinhalten eine automatische Verbindungserstellung zwischen Streaming und abgespeicherten AXI-Verbindungen, was die Integration von IP in Zynq-SoC basierte Systeme beschleunigt und vereinfacht. Ebenfalls neu in IP Integrator ist eine Push-Button IP-Evaluierungs-Anforderung für die IP von Xilinx-Premiere-Alliance-Partnern. Neu für Vivado 2014.3 sind auch Evaluierungs-IP-Cores von Xylon logicBRICKS, IP von anderen Partnern werden in späteren Versionen kommen. Die neue logicBRICK-IP erlaubt die Evaluierung von Grafik, was das Angebot an Vivado-IP weiter vergrößert.



System- und Softwareentwicklung beschleunigen

Xilinx hat auch sein Software-Development-Kit (SDK) mit „Live“-Messmöglichkeiten im System und mit der Performance-Visualisierung erweitert, um schnell Engpässe in der Systemleistung und in „Was-Wenn“-Szenarien aufzufinden. Das Xilinx-SDK 2014.3 bietet konfigurierbare AXI-Datenverkehr-Generatoren, die in der FPGA-Fabric arbeiten, um die Entwicklung von eingebetteter Software früher im Entwicklungszyklus zu ermöglichen.



Der UltraFast Embedded Design Methodology Guide

Um die Entwicklungsmethode UltraFast für Vivado zu ergänzen, stellt Xilinx den UltraFast Embedded Design Guide vor. Dieser Guide hilft Entwicklungsteams beim Einsatz der All-Programmable-SoCs Zynq.



Verfügbarkeit

Die Vivado-Design-Suite 2014.3 ist ab sofort zur Unterstützung der Xilinx-Bausteine der 7-Serie, Zynq-All-Programmable-SoCs und UltraScale verfügbar. Vivado und Xilinx-SDK können aus dem Internet geladen werden.

Fachartikel

Präzisions-Designs mit differenzieller Verstärker-Ansteuerung
Probleme und Lösungsansätze für IEEE 1588 Implementierungen
Kabellose Energieübertragung: Spulen als zentrale Bauelemente