[Video]Xilinx hat die Pläne für seine nächsten Bausteinfamilien in 28nm-Technologie veröffentlicht. Es handelt sich um drei neue Serien mit den Namen Artix7, Kintex7 und Virtex7. Ausgeliefert werden die FPGAs ab dem ersten Quartal 2011. Alle technischen Details sind aber bereits abrufbar. Die Vorteile der 28nm-Technologie – höhere Leistungsfähigkeit bei geringerer Verlustleistung – wurden in die neue Baustein-Plattform implementiert.
Jede der Familien hat dabei ihr spezielles technisches Profil. Damit soll von der kostengünstigen Anwendung bis zur komplexen Lösung alles abgedeckt werden. Xilinx hat insbesondere den Einsatz als Alternative für ASICs und ASSPs im Visier. Entsprechende Software-Tools aus der ISE Design Suite, IP, Entwicklungs-Kits sowie marktspezifische Referenzdesigns unterstützen den Entwickler.
Virtex-7-FPGA-Familie
Da die Virtex-7-Familie liefert im Vergleich zu Virtex-6-Bausteinen die doppelte Leistung bei um die Hälfte reduzierter Verlustleitung. Sie bietet 2 Millionen Logikzellen. Auch EasyPath-7-Bausteine sind für alle Virtex-7-FPGAs verfügbar. Virtex-7-Bausteine ermöglichen das 400G-Bridging- und drahtgebundene Kommunikationssysteme mit Switch-Fabric. Diese Eigenschaften benötigen z.B. Radar-Systeme und Hochleistungs-Computersysteme, die eine TeraMACC-Signalverarbeitung auf einem Chip erfordern.
Die Bausteine besitzen auch die Logikdichte, Leistungsfähigkeit und I/O-Bandbreite, die für Test- und Messgeräte der nächsten Generation benötigt werden. Die Virtex-7-Familie wird „XT“-Bausteine mit erweiterten Eigenschaften beinhalten mit 80 Transceivern, die bis zu 13,1 GBit/s arbeiten und Bausteine, die eine serielle Bandbreite bis zu 1,9 TBit/s haben. Diese Bausteine bieten bis zu 850 SelectIO-Pins. Künftige Bausteine werden darüber hinaus auch noch 28-GBit/s-Transceiver enthalten.
Kintex-7-FPGA-Familie
Für die Kintex-7-Familie verspricht Xilinx die Leistungsfähigkeit der Virtex-6-Familie zum halben Preis mit einer halbierten Verlustleistung. Diese Familie enthält serielle Hochleistungs-10,3-GBit/s- kostenoptimierte 6,5-GBit/s-Schnittstellen sowie Speicher und eine Logikleistung, die speziell für Applikationen wie Großserien-Ausrüstungen für die drahtgebundene optische 10G-Kommunikationstechnik ausgelegt sind.
Sie erfüllt die Verlustleistungs- und Kostenanforderungen, die für die nächste Generation von hochauflösenden 3D-Flachbildschirmen nötig sind und bietet die Leistung und Bandbreite, die für die nächste Systemgeneration für die Übertragung von Video-on-Demand benötigt wird.
###NEWS_VIDEO_1###
28nm-Tests
Artix-7-FPGA-Familie
Die Artix-7-Familie bietet, verglichen mit der Spartan-6-FPGA-Familie, eine auf die Hälfte reduzierte Verlustleistung und 35 Prozent geringere Kosten. Zudem benutzt sie ein kompaktes Gehäuse und die vereinheitlichte, auf der Virtex-Serie basierende Architektur. Sie soll die Leistung zu bieten, die Applikationen in kostensensitiven Großserienmärkten benötigen, die bisher von ASICs, ASSPs und preiswerten FPGAs abgedeckt wurden.
Diese neue Familie erfüllt die Anforderungen bezüglich geringer Verlustleistung von tragbaren, batteriebetriebenen Ultraschallgeräten und besitzt kann z.B. auch für die Linsensteuerung von kommerziellen digitalen Kameras benutzt werden. Sie erfüllt die Anforderungen bezüglich Ausmaße, Gewicht, Verlustleistung und Kosten (SWAPc) für militärische Luftfahrt- und Kommunikationsausrüstungen. .
Verlustleistung runter
Die FPGA-Familien erlauben es Entwicklern, programmierbare Logik in Systemen zu implementieren, die bislang nur mit ASICS oder ASSPs aufgebaut werden konnten. Dazu zählen beispielsweise tragbare Ultraschallgeräte, die weniger als 2W Verlustleistung benötigen sowie Automobil-Infotainmentsysteme, die mit 12V versorgt werden, aber auch preiswerte auf LTE basierende Basisband- und Femtozellen-Basisstationen.
Xilinx hat zur Senkung der Gesamtverlustleistung einen speziellen HKMG-Fertigungsprozess (high-K metal gate) verwendet, der für eine optimierte statische Verlustleistung ausgelegt ist. In Zusammenarbeit mit Fertigungspartnern konnte die statische Verlustleitung um 50 Prozent im Vergleich zum alternativen Hochleistungs-28-nm-Fertigungsprozess gesenkt werden. Xilinx verbesserte zusätzlich die Bausteinarchitektur, um die dynamische Verlustleistung sowohl für die Logik als auch die I/Os zu senken.
Gleichzeitig wurde mit der Einführung der ISE Design-Suite 12 eine intelligente Clock-Gating-Technik eingeführt. Das Ergebnis ist eine FPGA-Serie, die, verglichen mit Virtex-6- und Spartan-6-FPGAs, die Hälfte der Gesamtverlustleitung aufweisen soll.
Die neue Architektur ist von der Architektur der Virtex-FPGA-Serie abgeleitet und erlaubt die Wiederverwendung von bestehenden Designs der Virtex-6- und Spartan-6-FPGAs. Anwender, die geringere Verlustleistung oder gesteigerte Systemleistung und Logikkapazität benötigen, können ihre Entwicklungen mit Virtex-6- und Spartan-6-FPGAs beginnen und diese Entwicklungen dann auf die neuen Bausteine übertragen. Diese vereinheitlichte Architektur wurde durch die Adoption des AMBA-AXI-Schnittstellenstandards durch Xilinx ermöglicht, der die Anwendung von IP „plug-and-play“ ermöglicht.
Die Bausteine benutzen alle die gleiche Logikarchitektur, Block-RAM, Takttechnik, DSP-Slices und SelectIO-Technik und bauen auf den bisherigen Bausteingenerationen mit ASMBL-Block-Architektur auf.
Verfügbarkeit
Erste Versionen der ISE-Design-Suite-Software, die die FPGAs der 7-Serie unterstützt, sind verfügbar. Erste Bausteine werden im ersten Quartal 2011 erhältlich sein. Nicht nur die Verlustleistung wurde im Vergleich zu den früheren Bausteinfamilien reduziert, auch die Preise werden deutlich geringer sein.
