Die Würdigung der gemeinsamen Entwicklung der 10-nm-Design-Infrastruktur wurde für die frühe Zusammenarbeit zwischen TSMC und Cadence bezüglich der FinFET-Umsetzung und für die Entwicklung dieser Prozess-Technologie für die nächste Generation von SoC-Designs ausgesprochen.
Cadence stellt kombinierte digitale, Signoff- und Custom/Analog-Tool-Flows zur Verfügung, die auf einer gemeinsamen OpenAccess-Datenbank integriert werden. Darin inbegriffen sind auch integrierte Signoff-Engines, die von TSMC auf High-Performance-Referenz-Designs validiert wurden.
Die Auszeichnung für die Analog/Mixed-Signal IP wurde begründet auf Kunden-Feedback, Umfang des IP-Portfolios, sowie technische Unterstützungsmöglichkeiten und Produktionsvolumen.
TSMC zeichnet Cadence aus
BRANCHEN-NEWS FPGA-EDA