Tool für Design-for-Test-Aufgaben beim Schaltkreisentwurf

FPGA-EDA

Siemens Digital Industries Software bietet mit Tessent RTL Pro eine Softwarelösung an, die beim Entwurf integrierter Schaltkreise eine Palette kritischer Design-for-Test (DFT)-Aufgaben erledigt.



Um Probleme mit der Testbarkeit früh zu identifizieren, realisiert die Tessent-Software die Analyse und das Einfügen eines Großteils der DFT-Logik in einem frühen Stadium des Designablaufs. Dann werden eine schnelle Synthese und ATPG (automatische Testmustergenerierung) ausgeführt, um abweichende Blöcke zu identifizieren und zu adressieren und Maßnahmen zu ergreifen.

Tessent RTL Pro automatisiert die Analyse und das Einfügen von Testpunkten, Wrapper-Zellen und X-Bounding-Logik zu einem früheren Zeitpunkt im Designablauf. Das Tool verarbeitet laut Anbieter komplexe Verilog- und SystemVerilog-Konstrukte, wobei das Aussehen und Haptik des ursprünglichen RTL-Designs beibehalten werden.

Die Lösung arbeitet mit den Tessent DFT-Tools von Siemens zusammen.

Fachartikel