22.01.2015

Taktverteiler mit interner PLL

Linear Technology präsen­tiert den LTC6950, einen phasen­rausch­armen Integer-N-Synthesizer-Kern, dessen Taktverteiler­-Aus­gangs­stufe sich laut Hersteller durch ultra­geringen Jitter auszeichnet.


Der LTC6950 eignet sich für die Erzeugung und Verteilung jitterarmer Signale, wie sie zum Takten von Datenwandlern mit hohem Signal/Rauschabstand (SNR) benö­tigt werden. Der Jitter des ICs beträgt 18fseff (über eine Band­breite von 12kHz bis 20MHz). Der LTC6950 arbeitet mit der von Linear Technology ent­wickelten EZSync-Ausgangs­synchro­ni­sa­tion – dies ist ein Verfahren zur Flanken­synchro­ni­sa­tion mehrerer Aus­gangs­sig­nale von einem einzigen oder mehreren Chips. Beim EZSync-Verfahren werden die Anstiegsflanken der zu synchronisierenden Signale über einen gemein­samen CMOS-Eingang geschaltet, an dessen Timing-Genauig­keit keine hohen Anfor­de­rungen gestellt werden. Die EZSync-Synchro­ni­sa­tion eignet sich auch zur Erzeugung repro­du­zier­barer und deter­mi­nis­tischer Phasen­bezie­hungen zwischen den Takt­frequenzteiler­aus­gängen von Chips, bei denen diese Funk­tion akti­viert ist.

 

Die PLL im LTC6950 hat ein normiertes In-Band-Phasen­rauschen von –226dBc/Hz und ein normiertes 1/f-Phasen­rauschen von –274dBc/Hz; der letztgenannte Wert bleibt über die gesamte Taktverteilungs­stufe hinweg erhalten.

 

Zur Vereinfachung des Entwurfs von LTC6950-basierten Schal­tungen bietet Linear Technology das kosten­lose Simulations- und Design-Tool ClockWizard an. Die grafische Benutzer­ober­fläche der ClockWizard-Soft­ware ermög­licht es, PLL-Filter­bau­teile zu dimensionieren und das Phasen­rauschen und den Jitter der einzelnen Aus­gänge vorher­zusagen. 

 

Der LTC6950 ist über den vollen Sperr­schicht­tempe­raturbereich ­von –40°C bis +105°C spezi­fi­ziert. Der Chip besitzt ein 5mm x 9mm großes, 48-poliges QFN-Gehäuse.


 


--> -->