Puffer sind eine Ergänzung zu Chipsätzen, die dezentrale Takte über mehrere Peripherieblöcke hinweg benötigen z.B. CPUs (Central Processing Units), FPGAs (Field Programmable Gate Arrays) und PHYs (Physical Layers) in Servern für Rechenzentren und Massenspeichern, sowie in anderen PCIe-Anwendungen.


Der additive Jitter von ungefähr 20fs liegt weit unter der DB2000Q/QL-Spezifikation von 80fs. Das lässt den Entwicklern Spielräume, um enge Zeitbudgets einzuhalten und gleichzeitig steigende Datenraten zu erzielen. Die Taktpuffer minimieren Jitter, wenn die Takte auf bis zu 20 Ausgänge verteilt werden, wobei die Integrität und Qualität des Taktsignals durch den Puffer erhalten bleibt.



Die Puffer weisen ...

eine geringe Verlustleistung auf und tragen durch LP-HCSL (Low-Power High-Speed Current Steering Logic) zu Energieeinsparungen bei. Im Vergleich zu Standard-HCSL verbraucht LP-HCSL ein Drittel des Stroms, was zu einem geringeren Stromverbrauch führt.


Diese Funktion gibt Nutzern auch die Möglichkeit, längere Leiterbahnen auf ihrer Platine zu verlegen, wodurch sich das Signalrouting verbessert und gleichzeitig die Zahl der Bauelemente und der Platzbedarf auf dem Board verringert. So erübrigt der ZL40292 im Vergleich zu herkömmlichen HCSL-Puffern bis zu 80 Abschlusswiderstände (vier pro Ausgang).


ZL40292 und ZL40293 sind ab sofort als Muster und in Serienstückzahlen im 72-poligen 10mm x 10mm QFN-Gehäuse erhältlich. ZL40294 und ZL40295 sind ab sofort als Muster im 80-poligen 6mm x 6mm QFN-Gehäuse erhältlich.