Synplicity hat seine Certify ASIC RTL-Prototyping-Software mit Unterstützung für die 65nm-FPGAs der Virtex-5 Familie von Xilinx aufgerüstet. Certify erlaubt das ASIC-Prototyping mit mehreren FPGAs. Verbessert wurden die Partitionierungs-Features die "Quick Partitioning Technology' (QPT) und der "Certify Pin Multiplexer' (CPM). Die Quick Partitioning Technology nimmt auf automatischem Weg die Pin-Zuordnung vor und stellt auf der Basis einer anfänglichen manuellen Platzierung wichtiger Logikblöcke automatisch die Partitionierung der verbleibenden Blöcke auf die verschiedenen FPGAs fertig. Der Certify Pin Multiplexer wiederum ermöglicht die gemeinsame Nutzung der I/O-Pins eines FPGA, ohne dass Änderungen am RTL-Code erforderlich sind. Damit wird eines der größten Probleme gelöst, die bei der Partitionierung eines Designs auf mehrere FPGAs auftreten können, die Verknappung der I/O-Pins. Mit dem verbesserten CPM-Feature nutzen die Algorithmen in der Certify-Software jetzt detaillierte Informationen über das Taktnetzwerk des FPGA.
Die Taktfrequenz des Prototyps erhöht sich dadurch und es wird ein schnelles und präzises Pin-Multiplexing erreicht. Abgesehen von den Verbesserungen an QPT und CPM geben die automatisierte DesignWare-Konvertierung und die automatische Gated-Clock-Konvertierung dem Designer die Möglichkeit, die RTL-Beschreibung eines ASIC mit nur minimalen manuellen Änderungen zu verwenden. Die neueste Certify-Version wird ab Februar 2007 für die Kunden verfügbar sein. Die Preisskala von Certify beginnt bei 45.000 US-Dollar für eine Einjahres-Lizenz. Aktuelle Certify-Kunden mit gültigem Wartungsvertrag erhalten eine kostenloses Upgrade.
