Der Chip integriert einen Ethernet-PHY-Kern mit allen zugehörigen analogen Schaltkreisen, Eingangs- und Ausgangstaktpuffern, einem Steuerregister und den Subsystemregistern der Verwaltungsschnittstelle sowie der MAC-Schnittstelle und der Steuerlogik zur Verwaltung der Rücksetz- und Taktsteuerung sowie der Pin-Konfiguration.

Der PHY-Kern unterstützt die im Standard definierte Betriebsart 1,0Vss und die Betriebsart 2,4Vss und kann von einer einzelnen Stromversorgungsschiene mit 1,8V oder 3,3V betrieben werden, wobei die Option mit niedrigerer Spannung den 1,0 -V- Sendepegel unterstützt.

Die Betriebsart 1,0 Vss, externe Abschlusswiderstände und unabhängige Rx/Tx-Pins machen den ADIN1100 für Eigensichere-Anwendungen geeignet.

Der ADIN1100 verfügt über eine integrierte Spannungsversorgungsüberwachungsschaltung und eine Einschalt-Reset-Schaltung. Die MDIO-Schnittstelle ist eine serielle Zweidrahtschnittstelle für die Kommunikation zwischen einem Host-Prozessor oder MAC und dem ADIN1100, wodurch der Zugriff auf Steuerungs- und Statusinformationen in den PHY-Verwaltungsregistern ermöglicht wird. Diese Schnittstelle ist mit IEEE 802.3 Std Clause 45-Strukturen kompatibel. Die MDIO-Schnittstellen von Mikrocontrollern, die nur IEEE 802.3 Std-Klausel 22 unterstützen, können nicht standardmäßig mit der ADIN1100-MDIO-Schnittstelle verwendet werden. Eine übliche Alternative besteht darin, zwei GPIO-Pins zu verwenden, um den IEEE 802.3 Std Clause 45-Frame in der Software zu replizieren.

Der ADIN1100 ist in einer 40-Pin-Gehäuse mit den Abmessungen 6mm x 6mm x 0,75mm erhältlich.