Die Mess-, Kalibrier- und Abstimmfunktionen von Microchip stellen nach eigenen Angaben sicher, dass 5G-Systeme die Anforderungen des Standards G.8273.2 der International Telecommunication Union – Telecommunication (ITU-T) der Klasse C (30ns max|TE|) und die kommenden Anforderungen der Klasse D (5ns max|TEL|) für Zeitfehler erfüllen. Die Architektur bietet bis zu fünf unabhängige DPLL-Kanäle (Digital Phase Locked Loop) mit 0,9W Leistungsaufnahme in einem 9mm x 9mm Gehäuse.
Mit fünf Synthesizern bietet die Plattform eine Jitter-Performance von 100fseff, wie sie für Highspeed-Schnittstellen in den 5G-RU-, DU- und CU-Systemen erforderlich ist.
Die Software für die Netzwerksynchronisationsplattform umfasst den Algorithmus ZLS30730 in Verbindung mit der Protokoll-Engine ZLS30390 nach IEEE 1588-2008. Die ZL3073x/63x/64x lassen sich mit den hauseigenen 5G-Oszillatoren kombinieren, z.B. dem Oven Controlled Crystal Oscillator (OCXO) OX-601.
Microchip bietet eine grafische Benutzeroberfläche und ein Evaluierungsboard zusammen mit Anwendungshinweisen und anderen Design-in-Tools an. ZL3073x/63x/64x sind in Serienstückzahlen erhältlich und werden mit IEEE-1588-konformen PTP- und Algorithmus-Softwaremodulen angeboten, die über Lizenzbedingungen zum Download bereitstehen.
