Segger unterstützt RISC-V-Debug/Trace-Interface von SiFive

EMBEDDED SYSTEMS

Risc V Logo

Segger vervollständigt sein Angebot für die RISC-V-Prozessorarchitektur. Die Segger-Produkte sind bereits kompatibel mit den RISC-V-Prozessorkernen von SiFive, und unterstützen jetzt mit den J-Link Debug-Probes auch das Debug-/Trace-Interface SiFive Insight. Dies umfasst auch die Nexus-basierte Trace-Implementierung von SiFive, die eine fortlaufende Überwachung und Aufzeichnung der ausgeführten Prozessorbefehle ermöglicht.

Zu den wichtigen Funktionen, die in den Segger-Debug-Probes implementiert sind, gehört eine Backtracing-Funktion. Mit dieser kann der vollständige Ausführungsverlauf zurückverfolgt werden. Erweiterte Funktionen wie Code Coverage und Profiling können ebenfalls verwendet werden – basierend auf den von der J-Link-Software verarbeiteten Ausführungszählern.

Das Ozone-Softwarepaket kann anschließend detaillierte Berichte zur Code Coverage für Software-Validierungszwecke erstellen.
 

Verwandte Nachrichten

Link(s)

Fachartikel