Cadence hat ein neues Release seiner Allegro und OrCAD Software für den Entwurf von Leiterplatten (PCB) vorgestellt. Release 16.3 bietet Verbesserungen für das Starrflex-Routing, erweiterte High-Density Interconnect (HDI)- Regeln, das 3D-Viewing von PCBs und asymmetrische Abstände für HF-Schaltkreise. Erweiterte Regeln für „Mikrovia-stacking’ erlaubt den Benutzern, komplexe HDI-Entwürfe über online Regeln zu meistern. Das „Multi-line curve bus routing“ (Entflechtung eines kompletten gebogenen Bus-Systems) folgt der Kontur der Flex-Platine und beschleunigt somit den Entwurf von Starrflex-Designs.

Zusätzlich gibt ein integrierter 3D-PCB Viewer eine Übersicht der Bauteilgeometrien und in komplexe HDI Microvia-Bereiche. Die Allegro PCB HF–Option hilft Ingenieuren, durch die Verwendung von asymmetrischen Abständen für ein oder mehrere HF-Elemente, schneller HF-Schaltkreise zu entwerfen.

Das aktuelle Release der System-in-Package (SiP) und IC Packaging Software ist für Gehäuse-Designer vorgesehen. Cadence Allegro Version 16.3 beinhaltet SiP Layout XL, ein neues Produkt, das Co-Design direkt in die Gehäuseentwurfsumgebung setzt. Die Co-Design Technologie ermöglicht die Optimierung von Designs, ohne dass die Gehäuse-Designer IC-Design Tools erlernen müssen.

Die Design Chain Kollaboration wird zusätzlich um die SiP Finishing-Technologie erweitert, die im Allegro Package Designer (APD) zur Verfügung steht. Die Technologie ermöglicht Unternehmen, die Gehäuse-Design Services anbieten, Gehäuse-Designern und ausgelagerten Fertigungs- und Test-Unternehmen an der Multi-Die SiP Design Chain teilzunehmen und eine Co-Design-Methodik anzuwenden. Durch die Anwendung der Cadence Co-Design Technologie können die Partner der Design Chain Daten übermitteln.