Neue Version der Verifikations-Plattform JasperGold von Cadence

PRODUKT NEWS FPGA-EDA

Cadence Design Systems stellt die dritte Generation der Cadence JasperGold Formal Verification Plattform vor, die Technologien aus dem Bereich des maschinellen Lernens einsetzt. Die Neuerungen der Plattform unterstützen Kapazitäts- und Komplexitäts-Anforderungen heutiger SoC-Designs und zielen darauf ab, den Verifikationsdurchsatz zu erhöhen.



Die neue JasperGold Plattform basiert auf einer Verbesserung der formalen Solver. Die Plattform enthält die Smart Proof Technology, welche den Verifikationsdurchsatz bei allen JasperGold Apps verbessern soll. Die Solver werden mit Hilfe von maschinellem Lernen ausgewählt und parametrisiert, was eine schnellere erstmalige Überprüfung ermöglicht.


Zusätzlich wird das maschinelle Lernen genutzt, um aufeinanderfolgende Regressionstests entweder vor Ort oder in der Cloud zu optimieren. Mit der Smart Proof Technology lassen sich Beweise um das bis zu Vierfache und Regressionstests um das bis zu Sechsfache beschleunigen.



Design-Skalierbarkeit

Bei heutigen SoC-Größen und Komplexitäten bestimmt der Kompilierungsprozess die maximale Design-Größe und die notwendigen Ressourcen für die Durchführung der formalen Analyse. Die aktualisierte JasperGold Plattform bietet eine mehr als doppelt so große Kapazität bei der Design-Kompilierung und kommt laut Cadence im Vergleich zum Vorjahr mit durchschnittlich der halben Speichergröße aus.


Zudem können Anwender die Design-Kapazität effektiv skalieren, indem parallele Kompilierungstechnologien eingesetzt werden, die die verfügbaren Computer-Ressourcen optimal nutzen, sowie durch eine Durchführung von Beweisen in der Cloud.



Besserer Formal Signoff

Mit Hilfe der neuen Formal-Coverage Technologien der Plattform können Nutzer den IP-Signoff komplett innerhalb der JasperGold Plattform durchführen. Diese Technologien umfassen eine verbesserte Proof-Core-Genauigkeit, neue Verfahren für eine aussagekräftige Abdeckung auf der Basis einer tief gehenden Fehlersuche sowie neue Darstellungsmöglichkeiten der formalen Abdeckung. Insgesamt liefern diese Features eine Metrik für die Signoff-Qualität der formalen Abdeckung und ermöglichen eine Multi-Engine Verification-Closure auf Chip-Ebene.


Die JasperGold Formal Verification Platform ist Teil der Cadence Verification Suite. Diese besteht aus den JasperGold, Xcelium, Palladium und Protium Core Engines, Verification-Fabric-Technologien und Lösungen, welche die Design-Qualität und den Design-Durchsatz verbessern, sowie die Verifikationsanforderungen für unterschiedliche Anwendungen und vertikale Segmente erfüllen.

Fachartikel

Präzisions-Designs mit differenzieller Verstärker-Ansteuerung
Probleme und Lösungsansätze für IEEE 1588 Implementierungen
Kabellose Energieübertragung: Spulen als zentrale Bauelemente