Mentor Graphics ergänzt seine funktionale Verifikationsplattform Questa um ein iSDV-Tool (intelligent Software-Driven Verification), das Embedded-C-Testprogramme für die Verifikation von Single- und Multi-Core-SoC-Designs automatisch generiert. System-Level-Designfehler können somit früher im Verifikationsprozess aufgedeckt werden - beispielsweise schon während der Simulation oder Emulationen.
Die Questa-iSDV-Technologie unterstützt Entwicklerteams, die Multi-Core-SoC-Designs verifizieren. Beim Assemblieren von Prozessoren, Speicher, Verbindungen und Peripheriekomponenten ist das Erstellen von System-Level-Testprogrammen komplex und zeitaufwändig. Manuell geschriebene Directed-Tests in C sind nicht skalierbar und Constrained-Random-Tests in C nicht praktikabel.
Daher wechseln die meisten Verifikationsteams direkt in die Hardware/Software-Co-Verifikation oder in die Prototypenerstellung und verpassen ein wichtige Phase der Verifikation.
Obwohl das Schreiben von Directed-Tests in C zur Verifikation von Einzelkern-Designs auf Systemebene schwierig ist, haben heutige Multi-Threaded-Mehrkern-Designs diesen Prozess praktisch unmöglich gemacht. Questa iSDV automatisiert diesen Vorgang durch die Erstellung von Embedded-Testprogrammen, die entweder auf der Questa Verifikationsplattform oder in der Veloce Emulationsumgebung ablaufen und über skalierbar für beide Lösungen sind.
Verfügbarkeit
Das Questa-iSDV-Tool ist ab sofort als Teil der funktionalen Verifikationsplattform Questa erhältlich.
