Mentor Graphics: neue Version für HyperLynx

PRODUKT NEWS FPGA-EDA



Mentor Graphics kündigt die neuste Version seines HyperLynx-Produkts für High-Speed-Designs und -Analysen an. Wesentliche Merkmale der neuen Version sind weiterentwickelte 3D Kanal- und Leiterbahnmodellierung, verbesserte DDR-Signoff-Verifikation und eine bis zu fünf Mal schnellere Simulationsleistung.

 

Ingenieure und Designer können mit HyperLynx während des Systemdesignprozesses mögliche High-Speed-Design-Probleme, die sich auf die Signalintegrität, Power-Integrität und elektromagnetische Interferenz auswirken, schneller analysieren. HyperLynx verringert die Anzahl der Kanalmodellierungen, welche 3D-Analysen erfordern, durch eine 2,5D Extraktion von planaren Leiterbahnen unter Berücksichtigung umgebender Kupferflächen.

 

Sobald diese Funktion aktiviert ist, modelliert das System Impedanz-Diskontinuitäten der Leiterbahnen infolge nicht idealer Referenz-Flächen und Versorgungslagen (komplexe Flächen mit Aussparungen und Ausfräsungen). Die resultierenden Impedanz-Schwankungseffekte werden in die Simulation des Zeitbereichs und die Extraktion des S-Parameter-Modelles mit einbezogen.

 

Wo erforderlich, bietet das HyperLynx auch eine vollständige 3D-Extraktion und -Modellierung. Der Designer kann ganze Leiterplattenbereiche für die 3D-Full Wave Analyse auswählen. Dies beinhaltet das Exportieren des kompletten Kanals an den Schaltplan-Editor zur automatischen Ports-Zuweisung, seine Simulation sowie die engen Integration des HyperLynx-3D-EM-Full Wave Solvers.

 

Die neue Version liefert Analyseergebnisse mit einer bis zu fünf Mal schnelleren Simulationsleistung im Vergleich zur vorherigen Version. Interne Tests von früheren Versionen und der neuen HyperLynx-Version zeigen einen leistungsfähigeren Schaltungssimulator, insbesondere für große Batch-Mode-Analysen mit komplexen Stimuli, zum Beispiel der DDRx-Simulation.

 

Neben höherer Leistung versucht der verbesserte Simulator insbesondere bei Netzen, die sehr kurze Transmissionlines enthalten Genauigkeitsprobleme zu vermeiden. Diese sind üblich, wenn beim Modellieren die Leiterbahnen der Platinen mäandern. Viele Nicht-Mentor-Simulatoren – insbesondere SPICE-basierte – runden die kurzen Verzögerungen von kleinen Routing-Bereichen auf Basis des Analyse-Zeitschritts auf oder eliminieren sie.

 

Das HyperLynx-Werkzeug berücksichtigt solche Effekte auch während komplexer Übersprech-Simulationen. Insgesamt werden die Anwender hochgenaue Ergebnisse in deutlich weniger Simulationszeit erreichen. Dies gilt insbesondere für große Platinen mit einer großen Anzahl von Netzen, deren Längen aufeinander abgeglichen sind.

 

 

Verfügbarkeit

 

Die neue HyperLynx-Version steht ab März 2013 für alle führenden Leiterplatten-Layout-Tools inklusive Mentor Expedition Enterprise, Board Station und PADS, Cadence Allegro und Zuken CR zur Verfügung.

Fachartikel

Präzisions-Designs mit differenzieller Verstärker-Ansteuerung
Probleme und Lösungsansätze für IEEE 1588 Implementierungen
Kabellose Energieübertragung: Spulen als zentrale Bauelemente