Die LDRA Tool Suite unterstützt die hardwarebasierten Multicore-Mitigationsfähigkeiten von RISC-V-Prozessoren beispielsweise von Microchip, Synopsys und ANDES Technology. Entwickler können damit die Performance RISC-V-basierter Multicore-Systeme erfassen und optimieren und die Auswirkungen analysieren, die geteilte Ressourcen und die Datenkohärenz auf die Worst-Case Execution Time (WCET) haben.

Wozu braucht man das?

Multicore-Prozessoren steigern die Leistungsfähigkeit, indem sie die Verarbeitung des Systemcodes auf mehrere Prozessorkerne verteilen. In vielen Multicore-Architekturen, wie der x86- und der Cortex-A-Architektur, werden Ressourcen wie Cache und Speicher von den Kernen gemeinsam genutzt. Zur Wahrung der Datenkohärenz ist für diese geteilten Ressourcen eine Mediation zwischen den Kernen erforderlich. Ein Kern, der eine solche geteilte Ressource nutzt, könnte nämlich ungewollt andere Kerne blockieren, die auf dieselbe Ressource zugreifen müssen, wodurch es zu einer ungewissen zusätzlichen Latenz käme.

Missionskritische Systeme müssen aber die zuverlässige und deterministische Verarbeitung kritischer Tasks garantieren können, weshalb Entwickler die im ungünstigsten Fall zu erwartende Verarbeitungszeit (WCET) präzise bestimmen müssen. Neue RISC-V-basierte Prozessoren enthalten hardwaremäßige Funktionen, die bei der Mitigation, d. h. der Abmilderung von Problemen mit geteilten Ressourcen helfen und zur Datenkohärenz beitragen. Die RISC-V-Prozessoren von Microchip z.B. geben Entwicklern die Möglichkeit, jedem Core einen latenzarmen Speicher zuzuweisen, bei dem es zu keinen Konflikten durch geteilte Cache-Speicher kommt.