Die neueste Revision der Implementierungs-Vereinbarung für die Standards IEEE 802.3bs und OIF CEI-56G, definiert PAM-4- und NRZ-Schnittstellen für elektrische Chip-to-Chip-, Chip-to-Module- sowie Backplane-Verbindungen und optische Schnittstellen für eine Bandbreite von bis zu 400 GB/s.



Die Herausforderungen ...

beim Charakterisieren von Empfängern für Verbindungen von Datenzentren mit PAM-4 oder NRZ-Datenraten von bis zu 64 GBaud, bestehen in geringeren Zeitmargen, Kanalverlust, Nichtlinearität, Ebenen-Interferenz und Übersprechen. Testeffizienz und Genauigkeit sind die zentralen Themen.


Eine wesentliche Herausforderung bei höheren Symbolraten ist die Vermeidung von Verbindungsabbrüchen, z.B. bei Chip-to-Chip-, Chip-to-Module-Schnittstellen und Backplanes. Um durch Inter-Symbol-Interferenzen verursachte geschlossene Augen wieder zu öffnen, werden im Sender als auch im Equalizer des Empfängers Vorverzerrungstechniken angewandt.



Die Lösung

M8040A ist das neueste Mitglied, das auf der modularen AXIe M8000-Serie von BER-Testlösungen basiert. Er ist ein integrierter BERT, der PAM-4-Signale bis zu 64 GBaud und NRZ-Signale bis zu 64 GBit/s unterstützt. Das Pattern-Generator-Modul bietet eingebaute De-Emphasis, Jitter Injection und einen optionalen zweiten Kanal. Ingenieure können PAM-4- und NRZ-Signale per Software auswählen und müssen somit nicht PAM-4-Signale mit Hilfe von Verbinder, Verkabelung und aufwendiges Deskew erstellen.


Um beste Signalqualität zu erhalten, werden Remote Heads eingesetzt, die den Abstand zum Test-Device reduzieren. Das Analysator-Modul ermöglicht eine echte PAM-4-Fehleranalyse in Echtzeit für lange PRBS- und QPRBS-Muster, so dass auch niedrige Bitfehler- und Symbolfehlerraten zuverlässig überprüft werden können.


Der Fehleranalysator unterstützt nun NRZ-Symbolraten von bis zu 64 GBaud und enthält einen integrierten Equalizer. Nutzer können den M8040A über eine graphische Benutzeroberfläche bedienen oder über einen Computer fernsteuern.