IP-Core für den Datenaustausch zwischen Aurix-µCs und FPGAs

PRODUKT NEWS FPGA-EDA

Zur Messe Embedded World 2019 stellen Infineon, Xilinx und Xylon gemeinsam einen IP-Core von Xylon vor: logiHSSL. Dieser ermöglicht einen schnellen Datenaustausch zwischen Aurix TC2xx- und TC3xx-Mikrocontrollern von Infineon sowie SoC-, MPSoC- und FPGA-Bausteinen von Xilinx. Der Datenaustausch erfolgt über den High Speed Serial Link (HSSL) von Infineon – mit Baudraten von bis zu 320 Mbaud bei einer effektiven Bandbreite von bis zu 84%.



HSSL ist ein proprietäre Schnittstelle von Infineon, die fünf Pins benötigt – zwei LVDS mit je zwei Pins und einen clk-Pin. Bislang dient sie dem Datenaustausch zwischen Aurix-Mikrocontrollern und Anwendungs-ASICs zur Erweiterung von Rechenleistung oder Funktionsumfang.

 

Mit dem IP-Core können Entwickler das Sicherheitsniveau von Aurix mit dem funktionalen Spielraum der Xilinx-Produkte kombinieren. Auf dem PCB miteinander verbundene Bausteine können über HSSL Daten austauschen und gegenseitig aufeinander zugreifen – inklusive extern angebundener Ressourcen.

 

„Unsere Produkte kommen in ADAS- und AD-Architekturen für die Verdichtung, Vorverarbeitung und Verteilung von Daten sowie als Koprozessor zum Einsatz“, sagt Paul Zoratti, Director Automotive Solutions bei Xilinx.

 

Zur Entwicklungsunterstützung bieten die Partner ein Starter-Kit an. Es beinhaltet ein Evaluations-Kit von Xilinx, ein Aurix-Evaluations-Board von Infineon und ein FMC-Board von Xylon. Hinzu kommen ein Referenz-Design mit Test-Software, Evaluations-Lizenzen für logicBRICKS von Xylon, Dokumentierung und technischer Support.

 

Der IP-Core und das Entwicklungs-Kit sind ab März 2019 verfügbar.

Fachartikel

Präzisions-Designs mit differenzieller Verstärker-Ansteuerung
Probleme und Lösungsansätze für IEEE 1588 Implementierungen
Kabellose Energieübertragung: Spulen als zentrale Bauelemente