Renesas präsentiert ein IO-Link-Master-Entwicklungskit. Die RZ/N1S IO-Link-Master-Lösung besteht aus zwei CPUs, die parallel und unabhängig voneinander mit einem integrierten SRAM arbeiten. Eine CPU steuert den IO-Link-Master mit acht Ports. Die andere CPU unterstützt die Industrial-Ethernet-Kommunikation zu den oberen Schichten, wie beispielsweise einer SPS, ohne externen Mikrocontroller, Mikroprozessor oder DDR-Speicher. Die beiden CPUs sind in einem 12mm x 12mm LFBGA-Gehäuse untergebracht.
Zum Entwicklungskit gehören eine Leiterplatte und eine vorqualifizierte Beispielsoftware von TMG. Das Board verfügt über acht IO-Link-Steckverbinder mit denen Entwickler IO-Link-Slave-Bausteine verbinden und mit dem Evaluierungsprozess starten können.
