Da das Verfahren ohne FPGA Design-Synthese auskommt ist eine dynamische Adaption des Testablaufes z.B. für das operative Hardware-Debugging an unterschiedlichsten Signalpins möglich. Die ChipVORX-IPs zur Frequenzmessung konfigurieren im FPGA ein entsprechendes Instrument, welches für den Anwender über den standardisierten IEEE1149.1 TAP steuerbar ist. Dabei ist neben der Frequenzmessung auch eine Zählerfunktion verfügbar.


Diese Features ermöglichen sowohl die Überprüfung von Clock-Signalen, als auch den Nachweis von Impulsen, undeterministischen Signalwechseln oder Stuck-at O/1 Fehlern. Während für den automatisierten Produktionstest die Ansteuerung im Rahmen des Testprogramms erfolgt, stehen für das interaktive Debugging auch graphische Panels zur Verfügung.


Die Ausführung der Testprogramme ist auf jeder Run-Time Station ohne weitere Optionen möglich. Dabei werden auch Gang-Applikationen unterstützt. Zur automatischen Generierung der Testprozeduren steht softwareseitig ein im System Cascon integrierter Automatischer Application Program Generator (AAPG) zur Verfügung. Die neuen ChipVORX IP-Modelle werden ab Version 4.6.3 standardmäßig unterstützt und wie die Systemsoftware per Lizenzmanager freigeschaltet.


System Cascon ist eine von Göpel entwickelte JTAG Boundary Scan Entwicklungsumgebung mit derzeit 45 vollständig integrierten ISP, Test und Debug Werkzeugen. Hardwareseitig wird ChipVORX von der Hardwareplattform Scanflex vollständig unterstützt.