Die Modelle sind modulare IPs (Intellectual Properties), die Zugriffsinformationen des jeweiligen Ziel-FPGA enthalten und Teil einer IP-Library sind. Anwender können den Ziel-FPGA auswählen und anschließend die Test- oder Programmierfunktion aktivieren. Dazu gehören Flash-Programmierung (für parallele oder serielle NOR-Flash, inklusive FPGA Boot-Flash), RAM Access Test, universelle Frequenzmessung sowie Bit Error Rate Test (BERT).


Die Technologie ermöglicht dem Anwender die Realisierung des Embedded System Access (ESA). Die Intel MAX 10 FPGAs basieren auf einer 55-nm-Embedded-NOR-Flash-Technologie. Der Controller wird in verschiedenen Gehäuseformen und Größen mit bis zu 672 Pins geliefert und über das JTAG-Interface adaptiert. Durch die integrierte Testelektronik entfallen Kontaktierungen der UUT über Nadeln oder Proben. Zudem ist ein Mix mit anderen non-intrusiven Verfahren wie Boundary Scan oder Processor Emulation auf einer Plattform möglich.


Applikationseinstellungen für die Inhalte (einschließlich der Verbindung zwischen IP und Pin) erfolgen automatisch und ohne FPGA-Synthese. Parameter für Funktionen wie Bit Error Rate Test und Frequenzmessung sind interaktiv über Steuerpanels einstellbar. Die Modellbibliotheken ermöglichen eine Systemadaption mit vereinheitlichtem Equipment für sämtliche Test- und Programmieraufgaben.