Die FPGAs sollen für eine breite Palette von Anwendungen aus den Bereichen Wireline-Access-Netzwerke und Mobilfunk-Infrastruktur, Verteidigung und kommerzielle Luftfahrt sowie Industrie 4.0 ideal sein.

In Zusammenarbeit mit Silicon Creations hat Microsemi einen 12,7-GBit/s-Transceiver entwickelt. Entstanden ist ein Transceiver, der insgesamt 90mW bei 10 GBit/s aufnimmt. Mit der Leistungsaufnahme in seiner Klasse im statischen Betrieb mit 25 mW bei 100K Logik-Elementen (LEs) und einem Flash*Freeze Mode für die Standby-Leistung von 130 mWs bei 25°C, sollen PolarFire-Bausteine zusammen bis zu 50 Prozent weniger Leistung aufnehmen als andere FPGAs in der gleichen Applikation. Microsemi stellt Anwendern ein Tool zu Abschätzung der Leistungsaufnahme zur Verfügung, um die voraussichtliche Leistungsaufnahme ihrer Designs zu analysieren. Nach der Implementierung kann der SmartPower Analyzer genutzt werden, um die genaue Design-Power zu ermitteln.

Zu den Funktionen für die verbesserte Zuverlässigkeit zählt Microsemi eingebaute Single Error Correction und Double Error Detection (SECDED) Mechanismen sowie Memory Interleaving auf LSRAMs (Large Static Random Access Memory) und der System-Controller Suspend-Mode für sicherheitsrelevante Designs.

PolarFire-FPGAs bieten den von CRI (Cryptography Research Incorporated) patentierten DPA-Bitstream-Schutz (Differential Power Analysis), integrierte PUF (Physically Unclonable Function), 56 KB Secure eNVM (embedded Non-Volatile Memory), eingebaute Detektoren und Gegenmaßnahmen zum Erkennen von Manipulationsversuchen (Tamper Detectors), echte Random-Number-Generatoren, den integrierten Athena TeraFire EXP5200B Crypto Co-Prozessoren (Suite-B) und eine CRI DPA Pass-Through-Lizenz.

Die Architektur der Bausteine basiert auf nichtflüchtiger 28-nm-SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) Prozesstechnologie auf Standard-CMOS. Die Transceiver-Leistungsdaten, die für 12,7 GBit/s optimiert sind ermöglichen kleinere Abmessungen sowie niedrigste Leistungsaufnahmen. Weitere Features sind I/O Gearing Logik (Hardened) für DDR-Memory und LVDS, High-Performance Security-IP bei den industrieweit einzigen Low-Cost Mid-Range-Bausteinen mit CDR (Clock and Data Recovery) und 1,6 GBit/s I/Os.

Microsemis Libero SoC Design Suite ist das Entwicklungstool für PolarFire FPGAs. Die Suite beinhaltet einen kompletten Design Flow mit Synopsys Synplify Pro Synthese und Mentor Graphics ModelSim Pro Mixed-Language-Simulation zusammen mit dem Constraints-Management und Microsemis FPGA-Debugging-Option SmartDebug. Beliebte IP-Lösungen für 1G Ethernet, 10G Ethernet, JESD204B, DDR-Memory-Schnittstellen, AXI4 Interconnect IPs und andere stehen für den Einsatz mit PolarFire-Bausteinen als IP zur Verfügung.

Weitere PolarFire-Merkmale: 

• Serielle High-Speed-Connectivity mit internen Multi-Gigabit Multi-Protokoll-Transceiver von 250 Mbit/s bis 12,7 GBit/s
• Bis zu 481K Logik-Elemente, bestehend aus einer LUT (Look-up Tabelle) mit vier Eingängen mit teilbarem (Fractureable) D-Flip-Flop
• Bis zu 33 MB RAM
• Bis zu 1.480 18 x 18 MAC (Multiply-Accumulate-Blöcke) mit Pre-Addierern
• Integrierter Dual PCIe Endpoints (EP x4 Gen2 ) und Root Port (RP) Block
• High-Speed I/O (HSIO), unterstützt bis zu 1.600 Mbit/s DDR4, 1.333 Mbit/s DDR3L und 1.333 Mbit/s LPDDR3/DDR3 Memories mit integriertem I/O-Gearing
• General Purpose I/O (GPIO), 3,3 V support, interne CDR (Clock and Data Recovery) für serielles Gigabit Ethernet (SGMII), 1.067 Mbit/s DDR3 und 1.600 Mbit/s LVDS I/O Geschwindigkeit mit integrierter I/O Gearing-Logik

Muster für allgemeine Verfügbarkeit werden im zweiten Quartal 2017 angeboten.