Die Version Dyplo 2.0 unterstützt die neuesten Xilinx-Bausteine, einschließlich der Alveo-Boards und Cloud-basierten Systeme. Eine Verbesserung ist die Vergrößerung der Busbreite von 32 auf 64 Bit. Zudem unterstützt das Update laut Aries niedrige Latenzen und hohen Datendurchsatz, die zum Beispiel bei Applikationen für das Image Processing von 4K-Videos nötig sind. Auch Leistung und Flexibilität der DMA-Engine wurde weiter verbessert.
Das Tool bietet bei Bedarf rekonfigurierbare Funktionsblöcke auf dem FPGA, die eine flexible Verwendung ermöglichen. Damit lässt sich dieselbe FPGA-Logik für mehrere Funktionen wiederverwenden.
Entwicklungskit verfügbar
Für den Einstieg in FPGA-Projekte stellt Aries Embedded das Dyplo Entwicklungskit (DDK) bereit. Das Kit besteht aus einem Alveo U50 Board, auf dem das Dyplo 2.0 Framework läuft. Es kann mit den Betriebssystemen Linux und Windows verwendet werden. Der Support von Dyplo 2.0 für Xilinx Alveo-Boards erlaubt es, die FPGA-Technologie von Xilinx in Cloud- oder Edge-basierte Lösungen einzubinden.
