Cadence stellt ein Werkzeug für Low-Power-Lösungen vor. Sie enthält einen integrierten Flow für Logik-Design, Verifikation und Implementierung und integriert die Design-, Verifikations- und Implementierungstechnologien mit dem Si2 Common Power Format (CPF). Es handelt sich dabei um ein Format zur frühzeitigen Spezifikation stromsparender Verfahren im Entwurfsprozess.
Um unterschiedlichen Anforderungen gerecht werden zu können, nutzen die Entwickler zunehmend fortschrittliche Low-Power-Design-Verfahren, wie Power Shut-Off (PSO), multiple Versorgungsspannungen (MSV) und State Retention Power Gating (SRPG). Jedoch ist die Automatisierung dieser Verfahren fragmentiert, da die verschiedenen Werkzeuge unterschiedliche Darstellungen der Leistungsvorgaben nutzen. Dadurch sind die Entwickler gezwungen, die Low-Power-Funktionalität durch eine Reihe von ad-hoc-Maßnahmen zu spezifizieren, wodurch die manuelle Eingabe der Leistungsdaten bei einem einzigen Design mehrfach notwendig ist. Diese Aufgabe ist sowohl lästig als auch fehleranfällig, und macht vor allem die Vorhersagbarkeit und Verifikation des Designs äußerst schwierig.
Die Cadence-Lösung adressiert diese Schwierigkeit durch eine Darstellung der Leistungsvorgaben des Designs in der CPF-Spezifikation, was zudem die IP-Wiederverwendung und RTL-Portierbarkeit erleichtert. Diese Darstellung deckt die Cadence Logic Design Team Solution und die Digital Implementation Lösung ab – die von Logikentwicklern, Verifikations- und Implementierungsingenieuren genutzt wird. Darüber hinaus umfasst sie aber auch ein Plan- und Metrik-orientiertes Flow-Management, die Simulation, Logiksynthese, Äquivalenz-Check, Test, Platzierung, Routing und IR-Drop Analyse. Dadurch kann das gesamte aus mehreren Spezialisten bestehende Projektteam auf der Basis einer einheitlichen Design-Darstellung arbeiten, das zudem die Low-Power-Vorgaben enthält. Hierdurch lässt sich insgesamt sowohl die Design-Vorhersagbarkeit verbessern, als auch das Risiko eines Chipausfalls minimieren.
Common Power Format und die Power Forward Initiative
Ein Kernelement der Lösung Solution ist die Integration des Common Power Format (CPF). CPF stellt ein Standard-Lexikon zur Verfügung, das vom Design über die Verifikation bis hin zur Implementierung erkannt wird und damit die Geschlossenheit des Flows sicherstellt. CPF 1.0 wurde von der Power Forward Initiative (PFI) umfassend überprüft, deren Mitglieder alle Segmente der Elektronikindustrie einschließlich Halbleiter, Foundries, Halbleiterfertigungsanlagen, System und EDA-Unternehmen (Electronic Design Automation) umfassen. Die PFI-Mitglieder meldeten mehr als 500 Änderungswünsche, die in CPF 1.0 eingeflossen sind, welches Ende 2006 der Si2 Low Power Coalition (LPC) übergeben wurde. Künftig wird die Low Power Coalition (LPC) für die Weiterentwicklung des CPF verantwortlich sein. Das LPC hat CPF 1.0 überprüft und entsprechend dem Si2-Standardisierungsprozess vorläufig als Si2-Spezifikation freigegeben.
Verfügbarkeit
Die Cadence Low-Power Solution ist ab sofort verfügbar. Im Laufe des Jahres werden die leistungsorientierten Flows auch in weiteren Cadence-Technologien unterstützt. Weitere Komponenten werden im Laufe des Jahres 2007 vorgestellt.
