22.05.2019

Entwicklungstools für RISC-V

IAR Systems kündigt die Verfügbarkeit der C/C++ Compiler- und Debugger-Toolchain IAR Embedded Workbench mit Unterstützung für RISC-V-Kerne an. Interne Tests sollen laut IAR zeigen, dass die erste Version des IAR C/C++ Compilers für RISC-V eine deutliche Verbesserung der Code-Dichte bringt und angeblich einen deutlich kleineren Code erzeugt als andere verfügbare Tools.


Bild: RISC-V Foundation

Um die Codequalität zu gewährleisten, enthält die Toolchain C-STAT für die integrierte statische Codeanalyse. C-STAT unterstützt die Einhaltung spezifischer Standards wie MISRA C:2004, MISRA C++:2008 und MISRA C:2012 und deren Nachweis, sowie die Erkennung von Fehlern, Bugs und Sicherheitsschwachstellen im Sinne der Common Weakness Enumeration (CWE) und eines Subsets von CERT C/C++.

 

Der in der IAR Embedded Workbench enthaltene C-SPY Debugger erlaubt die Kontrolle über die Anwendung in Echtzeit. Sein Simulator beinhaltet Debugging-Funktionen auch ohne Zugriff auf die Hardware. Für das In-Circuit-Debugging bietet IAR Systems die Probe I-jet.

 

RISC-V ist eine freie und offene Befehlssatzarchitektur (instruction set architecture, ISA), die auf etablierten Prinzipien des Reduced Instruction Set Computing (RISC) basiert. IAR Systems ist der gemeinnützigen RISC-V Foundation, die die Einführung und Implementierung der RISC-V ISA vorantreibt, im Jahr 2018 beigetreten und verpflichtete sich, seine Entwicklungswerkzeuge in die RISC-V-Community einzubringen. In Ergänzung zu seinem Toolsangebot bietet IAR Systems über Niederlassungen auf der ganzen Welt technischen Support.

 

Die erste Version der IAR Embedded Workbench für RISC-V bietet Unterstützung für RV32 32-Bit-RISC-V-Kerne und Erweiterungen. Zukünftige Versionen werden Unterstützung für 64-Bit und den kleineren RV32E-Basisbefehlssatz sowie funktionale Sicherheitszertifizierung und Sicherheitslösungen beinhalten.


 


--> -->