Göpel electronic hat eine Modellbibliothek für Prozessoren mit einer ARM11-Architektur entwickelt, die seine Emulationstechnik VarioTAP unterstützt. Die als VarioTAP-Modell bezeichneten Bibliotheken sind modular als intelligente IPs strukturiert und ermöglichen eine Fusion von Boundary Scan Test und JTAG-Emulation. Auf dieser Basis können auch On-Chip Flashs im System programmiert werden.

Außerdem unterstützt VarioTAP die interlaced Bus Emulation Tests (BET) und System Emulation Tests (SET) für erweiterte JTAG/Boundary Scan Funktionalitäten. Die ARM11-Modelle werden ständig erweitert und sind für alle Implementierungen dieses Cores in die entsprechenden MCUs der jeweiligen Chip-Anbieter einsetzbar. Dabei werden viele Konfiguration einschließlich Multi-Prozessor und Multi-Core Applikationen unterstützt.

Die adaptive Streamingtechnik der TAP-Signale eröffnet die Möglichkeit, in einem Testprogramm Emulationstests parallel oder interaktiv zu Boundary Scan Tests auszuführen. Bei der Flash-Programmierung werden neben den NOR-Flash- auch NAND-Flash-Applikationen abgedeckt, wobei das sogenannte Bad Block Handling sowohl standardisiert als auch kundenspezifisch erfolgen kann. Der Einsatz von VarioTAP verlangt keine zusätzlichen Entwicklungs¬werkzeuge oder prozessorspezifischen Pods.

Durch die OEM-Kooperation mit Anbietern von In-Circuit-Testern (ICT), Manufacturing Defect Analyzers (MDA), Flying Probern (FPT) und Funktionstestern (FCT) steht die Lösung auch für die Produktion zur Verfügung. Die VarioTAP IP-Modelle werden ab System Cascon Version 4.5.3 standardmäßig unterstützt und wie die Systemsoftware per Lizenzmanager freigeschaltet.

System Cascon ist eine von Göpel electronic entwickelte JTAG/Boundary Scan Entwicklungsumgebung mit derzeit 45 vollständig integrierten ISP, Test und Debug Werkzeugen. Hardwareseitig wird VarioTAP von den Controllern der Scanbooster Serie, sowie der Hardwareplattform Scanflex unterstützt.