Die UltraFast Design-Methodik liegt damit in ihrer zweiten Edition vor und umfasst jetzt auch neue Best-Practice Verfahren zur Unterstützung der 28-nm- und 20-nm UltraScale Bausteine der Serie 7 durch Vivado. Die UltraScale Architektur verwendet AIC-Techniken in einer voll programmierbaren Architektur.


Damit erreicht sie eine System-Performance von mehreren Hundert Gigabit pro Sekunde mit smarter Verarbeitung bei voller Line Rate und Skalierung auf Terabits und Teraflops. Diese aktualisierte Methodik umfasst außerdem High-level Synthese, partielle Rekonfiguration und Verifizierung mit dem Cadence-, Mentor-Graphics- und Synopsys Design-Flow.



Intelligente Tools

Eine kritische Größe zur Erhöhung der Produktivität mit der UltraFast Design-Methodik als Best Practice ist die korrekte Festlegung der Design-Constraints, um schnelle Timing-Ergebnisse zu erzielen. Die Vivado Design Suite 2014.1 automatisiert die Correct-by-Construction Constraints durch einen interaktiven Timing-Constraint Wizard.


Die in dieses Tool eingebaute Intelligenz fragt die Vivado Design-Datenbasis ab, um die Takt-Struktur und bestehende Constraints zu extrahieren, die oftmals durch IP-Reuse entstehen. Anschließend leitet Vivado den Nutzer durch die korrekten Constraints für den noch verbleibenden Teil der Entwicklung.


Zeitgleich mit diesem Release wird das Tool Xilinx Tcl Store eingeführt. Damit können die Entwickler qualifizierte Scripts frei publizieren und damit Funktionen mit Kollegen teilen. Tcl store ist innerhalb der Vivado Integrated Design Umgebung voll zugänglich und bietet eine Open-Source Ablage für Scripts, mit denen die Entwickler Funktionen ausführen können, die die Kernkapazitäten der Vivado Design Suite erweitern. Ebenso können Tool-Experten ihren Code mit anderen teilen und so die Verbesserung der Produktivität der gesamten Community zugänglich machen. Bereits verfügbar sind Tcl-Applikationen für Kundenreports, Analysen, Optimierungen, Tool-Flow Control und die Erfassung von Design-Änderungen.



Vivado High-Level Synthese

Vivado HLS ermöglicht für Algorithmen, wie sie in drahtlosen, medizinischen, militärischen und Consumer-Anwendungen eingesetzt werden, die schnelle IP-Generierung und direkte Umsetzung von C-, C++- und System-C-Spezifikationen auf Xilinx All Programmable Bausteine ohne die manuelle RTL-Erstellung.


Mit dem Vivado Design Suite 2014.1 Release bietet Vivado HLS jetzt den frühen Zugriff auf den Support von OpenCL Kernels. OpenCL bietet ein Framework und eine Sprache zum Schreiben von Kernels, die auf heterogenen Plattformen arbeiten. Diese können nun nahtlos in IP konvertiert werden, die auf Xilinx All Programmable Bausteinen lauffähig ist. Außerdem erweitert das neue Release Vivado HLS für Signalverarbeitungs-Applikationen mit einer neuen Bibliothek für lineare Algebra. Das ermöglicht die IP-Generierung von C/C++-Algorithmen, die Funktionen wie Cholesky-Dekomposition, Dekomposition von singulären Werten (singular value decomposition, SVD), QR-Faktorisierung und Matrixmultiplikation erfordern.



Verfügbarkeit

Die Vivado Design Suite 2014.1 steht nach einer Registrierung zum Download bereit. Es werden auch Online-Trainings angeboten.