Cadence: Neuer DSP Tensilica Vision P6 verfügbar

PRODUKT NEWS EMBEDDED SYSTEMS FPGA-EDA

Cadence Design Systems stellt mit dem digitalen Signalprozessor (DSP) Cadence Tensilica Vision P6 einen Vision-/Imaging-Prozessor vor und erweitert damit das Produktportfolio für Vision/Deep-Learning-Anwendungen.



Tensilica Vision P6 DSP vervierfacht die verfügbare MAC-Leistung (Multiply-Accumulate), was mehr als 95 Prozent der Rechenlast von vielen CNN-Anwendungen ausmacht. Für Vision-Funktionen wie Faltungen, FIR-Filter und Matrix-Multiplikationen erhöht der DSP die Leistung durch die verbesserte 8-Bit- und 16-Bit-Arithmetik um den Faktor vier. Außerdem implementiert er eine Datenkomprimierung während der Berechnung, um die Speicher- und Bandbreite-Anforderungen von voll vernetzten Neuronale-Netze-Layern zu reduzieren.



Der DSP basiert ...

auf dem Vision P5 DSP und bietet eine optionale 32-Wege-SIMD-Vektor-Gleitkommaeinheit, die den IEEE Half Precision Standard (FP16) erfüllt. Zudem wird die doppelte Gleitkomma-Leistung des Vision P5 DSP erreicht, was eine Nutzung von vorhandenen Gleitkomma-Implementierungen Neuronaler Netze ermöglicht. Die Entwicklung und Portierung von Software wird durch Unterstützung von Integer-, Festkomma- und Gleitkomma-Datentypen und eine Toolchain mit einem Auto-Vectorizing C-Compiler erleichtert.


Die Softwareumgebung bietet vollständige Unterstützung für OpenCV und OpenVX Standardbibliotheken, was eine High-Level-Migration von vorhandenen Imaging-/Vision-Anwendungen mit Unterstützung von mehr als 1.000 Bibliothek-Funktionen ermöglicht. Erste Kundenprojekte mit dem Tensilica Vision P6 DSP starten Ende Juni.

Fachartikel