Das Tool basiert auf einer Multi-Threaded-Architektur und erlaubt laut Cadence eine um den Faktor 20 schnellere Timing-based RTL-Power-Analyse im Vergleich zu anderen Methoden. Durch die Integration der Rapid-Prototype-Technologie der Cadence Genus Synthesis Solution Engine kann die Joules RTL Power Solution eine Analyse von Designs mit bis zu 20 Millionen Instanzen über Nacht durchführen.
Dabei wird auf Gatter-Ebene eine maximale Abweichung von 15 Prozent gegenüber den Signoff-Werten aus der Cadence Voltus IC Power Integrity Lösung erreicht. Für eine frühzeitige Power-Analyse und Optimierung auf Systemebene, lässt sich die Joules RTL Power Solution in die Cadence Palladium Emulationsplattform und die Stratus High-Level Synthesis Plattform integrieren.
Cadence: Joules RTL Power zur Analyse des Stromverbrauchs
PRODUKT NEWS FPGA-EDA [VIDEO]