Cadence: High-Level-Synthese-Plattform für SoC-Designs

PRODUKT NEWS FPGA-EDA

Cadence Design Systems unterstützt mit der Stratus High-Level-Synthese-Plattform komplette System-On-Chip (SoC) Designs. Die Plattform integriert Forte Cynthesizer und Cadence C-to-Silicon Compiler in einem Tool.



In Strutus sind folgende Funktionen in einer Plattform integriert:

  • Eine High-Level-Synthese-Core-Engine der sechsten Generation für kontrollzentrische als auch Datenpfad-zentrische Designs mit Hunderten von Blöcken

  • Integration von Cadence Encounter RTL Compiler und Cadence Encounter Conformal ECO Designer, um eine physisch-orientierte und ECO-orientierte High-Level-Synthese zu erlauben und die zu implementierenden Änderungen durch ECOs (Engineering Change Order) zu minimieren

  • Eine IP-Bibliothek mit I/O-Schnittstellen und anpassbaren Gleitkomma-Datentypen stellen Entwicklern synthesierbare, optimierte SystemC-Bausteine zur Verfügung

  • Vollständige IDE und Automatisierung des Tool-Flows sowie Evaluierung mehrerer Szenarios, um eine Architektur-Untersuchung zu ermöglichen und die Verifikation, durch Verfügbarkeit einer konsistenten Umgebung von den ersten TLM-Modellen bis hin zu den Gattern, zu verbessern

Fachartikel