Das Unternehmen plant die Produktion in Großserie ab der zweiten Hälfte des Kalenderjahres 2020. BiCS5-TLC und BiCS5-QLC (QLC: Quad-Level Cell) werden mit verschiedenen Kapazitäten erhältlich sein, einschließlich einer QLC-Version mit 1,33 TBit. BiCS5 basiert auf einer 3D-NAND-Technologie.
Die „Multi-Tier-Memory-Hole-Technology“ der zweiten Generation, optimierte Entwicklungsprozesse und weitere Verbesserungen der 3D-NAND-Zellen erhöhen die horizontale Dichte und deren Anordnung über dem Wafer. Diese Entwicklungen der „lateralen Skalierung“ in Kombination mit 112 Schichten vertikaler Speicherkapazität ermöglichen es BiCS5, bis zu 40 Prozent mehr Speicherkapazität pro Wafer im Vergleich zu der bisherigen 96-Schichten-BiCS4-Technologie von Western Digital bereitzustellen.
Die Designverbesserungen beschleunigen außerdem die Durchsatzleistung, sodass BiCS5 im Vergleich zu BiCS4 eine um bis zu 50 Prozent schnellere E/A-Leistung bieten soll.
Die BiCS5-Technologie wurde gemeinsam mit dem Technologie- und Fertigungspartner Kioxia entwickelt. Sie wird in den Joint-Venture-Werken in Yokkaichi (Mie, Japan) und Kitakami (Iwate, Japan) hergestellt.
3D-NAND-Flashs
EMBEDDED SYSTEMS
