Die Bauteile sind für Antriebe, Schaltnetzteile (einschließlich Server, Telekom-Netzteile und ORing Schaltungen) sowie für Batterie-Management geeignet. Das Gehäusekonzept verbindet das Source-Potenzial mit dem thermischen-Pad (anstatt üblicherweise mit dem Drain-Potenzial).

Damit eröffnen sich Möglichkeiten für höhere Leistungsdichte und Performance des Leiterplatten-Layouts. Im PQFN-Gehäuse sind zwei Versionen erhältlich: Source-Down Standard-Gate und Source-Down Center-Gate.

Die Standard-Gate-Version basiert auf der gängigen Anschlussbelegung für ein PQFN 3,3mm x 3,3mm. Die elektrischen Anschlüsse bleiben hier unverändert, so dass bisherige Drain-Down-Gehäuse gegen die Source-Down-Gehäuse ausgetauscht werden können.

Bei der Center-Gate-Version ist der Gate-Pin zum Zentrum des Gehäuses versetzt. Das ermöglicht eine parallele Konfiguration mehrerer MOSFETs. Dank der größeren Kriechstrecke (Drain-Source) können die Gates von mehreren Bauelementen auf einer Ebene der Leiterplatte (z.B. der Oberseite, ohne Durchkontaktierungen) verbunden werden. Zusätzlich führt die Verlagerung der Gate-Anbindung hin zum Gehäusezentrum zu einem größeren Source-Bereich für eine verbesserte elektrische Verbindung zwischen den Bauelementen.

Die Gehäusetechnologie ...

reduziert den Durchlasswiderstand R DS(on) laut Infineon um bis zu 30 % im Vergleich zur bisherigen Technologie. Außerdem verbessert sich der thermische Widerstand zwischen dem Silizium und dem Gehäuse (R thJC) gegenüber herkömmlichen PQFN-Gehäusen. Die reduzierten parasitären Effekte, kleinere Leiterplatten-Verluste und ein ausgezeichnetes thermisches Verhalten bieten Vorteile in aktuellen Designs.