Texas Instruments stellt den nach eigener Angabe industrieweit schnellsten 16-Bit D/A-Wandler (DAC) vor. Der vierkanalige 2,5 GSPS-DAC38J84 unterstützt den seriellen Schnittstellenstandard JEDEC JESD204B für Datenwandler mit bis zu 12,5 GBit/s. Der pinkompatible, zweikanalige 16-Bit-DAC DAC38J82 arbeitet ebenfalls mit 2,5 GSPS.

Die DACs unterstützen eine Informationsbandbreite bis zu 2 GHz für die digitale Vorverzerrung breitbandiger Leistungsverstärker, Backhaul-Infrastrukturen in Millimeterwellen-Technik, Störsender sowie Radar- und Prüfausrüstungen.

In einem Interoperability Report wird die Verwendung des DAC38J84 mit FPGAs der Reihen Stratix V und Arria V von Altera demonstriert. Für Designer ist dieser Report ein Leitfaden, um eine funktionierende Verbindung zwischen FPGA und High-Speed-DAC zu implementieren.

Wichtige Eigenschaften des DAC38J84:

• Die DACs unterstützen eine Eingangsdatenrate bis zu 1,23 GSPS pro DAC. Der DAC38J84 stellt zwei unabhängige Sendepfade mit einer komplexen Informationsbandbreite von jeweils bis zu 1 GHz bereit.
• Spezielle Multi-Band-Summierung: Der DAC enthält einen Multi-Band-Summierblock. Damit lassen sich zwei komplexe Trägerblöcke unabhängig voneinander auf die gewünschte Frequenz mischen, bevor sie für das Senden auf einem Pfad aufsummiert werden. Auf diese Weise lässt sich mit einem DAC-Paar mit 2,5 GSPS am Ausgang eine Informationsbandbreite bis zu 2 GHz unterstützen.
• Der DAC38J84 nimmt unter den für gängige Mobilfunk-Basisstationen üblichen Einsatzbedingungen mit 1,474 GSPS nicht mehr als 1.110 mW auf. Bei 2.458 GSPS beträgt die Leistungsaufnahme des DAC38J84 1.612 mW.
• Pinkompatible 1,6-GSPS-Optionen: Der pinkompatible, vierkanalige DAC37J84 und der zweikanalige DAC37J82 arbeiten mit bis zu 1,6 GSPS.

Zum Evaluieren der Performance dieser DACs werden Evaluation-Module angeboten. Die EVMs DAC38J84EVM, DAC37J84EVM, DAC38J82EVM und DAC37J82EVM enthalten den JESD204B Clock Jitter Cleaner LMK04828, der den 2,5-GHz-Takt für die DACs sowie mehrere SYSREF-Signale für die vollständige Multi-Chip-Synchronisation gemäß JEDEC JESD204B erzeugt. Zum Verifizieren der Signalintegritäts-Anforderungen auf dem Board steht außerdem ein IBIS-Modell zur Verfügung.

Vom vierten Quartal 2014 an werden Referenzdesigns für alle vier DACs angeboten werden. Diese werden neben dem Clock Jitter Cleaner LMK04828 zwei breitbandige komplexe Modulator-Optionen zum Realisieren einer kompletten Bits-to-RF-Lösung für bis zu 4 GHz enthalten. Als Modulatoren stehen der TRF3705 und eine künftige Version dieses Bausteins mit integrierter PLL/VCO-Stufe zur Auswahl.

Entwickler können jedes der vier DAC-EVMs mit der Pattern Generator/Data Capture Card TSW14J56EVM und einem geeigneten ADC-EVM wie dem ADS42JB69EVM kombinieren, um ein komplettes Evaluierungssystem für den Sende- und den Empfangspfad zu realisieren.

Alle vier DACs werden derzeit in einem 10 x 10 mm großen BGA-Gehäuse bemustert. Produktionsstückzahlen sind voraussichtlich ab dem ersten Halbjahr 2014 verfügbar. Die Preisempfehlungen (ab 1.000 Stück) lauten 120,- US-Dollar für den DAC38J84, 79,- US-Dollar für den DAC37J84, 70,- US-Dollar für den DAC38J82 und 39,95 US-Dollar für den DAC37J82.