Die Möglichkeit zur Anpassung besteht auch dynamisch während des Betriebs und soll für eine Leistungsfähigkeit und eine auf die Leistungsaufnahme umgerechnete Performance sorgen, die über der von CPUs oder GPUs liegt. Eine ACAP eignet sich zur Beschleunigung einer breiten Palette von Anwendungen im Big-Data- und KI-Bereich (Künstliche Intelligenz).


Hierzu gehören das Video-Transcoding, Datenbanken, Datenkompression, Suchalgorithmen, KI-Inferenzen, die Genomkunde, die maschinelle Bildverarbeitung, Massenspeicher für Computer und die Beschleunigung von Netzwerken.


Software- und Hardwareentwickler werden ACAP-basierte Produkte für Endpunkt-, Edge- und Cloud-Anwendungen entwickeln können. Die erste ACAP-Produktfamilie mit dem Codenamen „Everest“ wird mit einer 7-nm-Prozesstechnologie von TSMC entwickelt und noch in diesem Jahr zum Tapeout gelangen.



Technische Details zu ACAP

Eine ACAP besitzt in ihrem Kern eine FPGA-Struktur mit verteilten Speichern und hardwareprogrammierbaren DSP-Blöcken, einem Multicore-SoC und einer oder mehreren, per Software programmierbaren und zusätzlich hardwaremäßig anpassbaren Rechen-Engines, die über ein Network on Chip (NoC) miteinander verbunden sind.


Eine


Grafik: Xilinx

ACAP verfügt über integrierte, programmierbare I/O-Funktionalität, deren Spektrum je nach Bausteinvariante von integrierten, hardwareprogrammierbaren Speicher-Controllern über SerDes-Technologie und
HF-ADCs und -DACs bis zu integriertem High Bandwidth Memory (HBM) reicht.


Softwareentwickler können Tools wie C/C++, OpenCL und Python für die Entwicklung ACAP-basierter Systeme nutzen. Mit FPGA-Tools lässt sich eine ACAP außerdem auf der RTL-Ebene programmieren.


ACAP befindet sich seit vier Jahren in der Entwicklung, wobei sich die F&E-Investitionen nach Angaben von Xilinx auf insgesamt über eine Milliarde US-Dollar beliefen. Derzeit arbeiten bei Xilinx mehr als 1.500 Hard- und Softwareingenieure am Design von ACAP und Everest. Softwaretools wurden bereits an ausgewählte Kunden ausgeliefert. Das Tapeout des ersten Everest-Produkts erfolgt noch 2018. Die Auslieferung an Kunden beginnt im Jahr 2019.



Leistungssteigerungen mit Everest

Xilinx erwartet, dass mit Everest bei tiefen neuronalen Netzwerken eine 20-fache Performance-Steigerung gegenüber dem heute modernsten 16 nm Virtex VU9P FPGA erreicht wird. Everest-basierte Remote Radio Heads für 5G werden verglichen mit den neuesten 16-nm-basierten Funkeinheiten die vierfache Bandbreite erzielen. Performance-Steigerungen und mehr Energieeffizienz sind außerdem in einer Vielzahl von Anwendungen in den Bereichen Automobilsektor, Industrie, Wissenschaft und Medizin, der Aerospace- und Rüstungssektor, Prüf-, Mess- und Emulations-Anwendungen, Audio/Video und Rundfunk sowie im Consumer-Markt möglich.