Xilinx: neue Entwicklungsumgebung für OpenCL, C und C++

PRODUKT NEWS FPGA-EDA [VIDEO]

Xilinx hat seine SDAccel Entwicklungsumgebung für OpenCL, C und C++ vorgestellt. Als neuestes Mitglied der SDx Familie stellt SDAccel einen optimierenden Compiler für alle OpenCL-, C- und C++-Kernels mit Bibliotheken und Development-Boards zur Verfügung und vermittelt ein CPU/GPU-ähnliches Entwicklungs- und Runtime-Verhalten mit FPGAs.



Der Compiler mit optimierender Architektur bietet laut Xilinx eine bis zu 25-fach bessere Performance pro Watt im Vergleich zu CPUs oder GPUs, und die dreifache Performance und Ressourcen-Effizienz gegenüber anderen FPGA-Lösungen. SDAccel ermöglicht Software-Entwicklern die Verwendung von neuem oder bestehendem OpenCL-, C- und C++ Code in High-Performance Acceleratoren, die für Speicher-, Dataflow- und Loop-Pipelining über einen weiten Bereich von Daten-Center Applikationen wie Compute Search, Bilderkennung, maschinelles Lernen, Transkodierung, Speicherkompression und Encryption optimiert sind.


Das integrierte Design-Environment (IDE) stellt Kodiervorlagen und Software-Bibliotheken zur Verfügung und ermöglicht das Kompilieren, Debugging und Profiling einschließlich x86-Emulation, Performance-Validierung mit schneller Simulation und nativer Ausführung auf FPGA-Prozessoren. Das neue IDE führt die Applikation auf Daten-Center-fähigen FPGA-Plattformen aus, einschließlich automatischer Insertion der Instrumentierung für alle unterstützten Entwicklungsziele. SDAccel ist so strukturiert, dass CPU/GPU-Entwickler ihre Applikationen einfach auf FPGAs migrieren und dabei ihren OpenCL-, C- und C++ Code im gewohnten Workflow weiter verwenden können.


Das SDAccel Environment umfasst das programmierfertige IDE, C-basierte und FPGA-optimierte Bibliotheken, sowie kommerzielle COTS- (off-the-shelf) Plattformen zum unmittelbaren Einsatz in Datenzentren. Die SDAccel Bibliotheken enthalten Komponenten für OpenCL, DSP, Video und lineare Algebra in High-Performance / Low-Power Implementierungen. Für Domain-spezifische Programmierzeitverkürzung sind optimierte OpenCV- und BLAS OpenCL-kompatible Bibliotheken vom Xilinx Alliance Mitglied Auviz Systems verfügbar.


Zu den ursprünglichen COTS-Mitgliedern zählen Alpha Data, Convey und Pico Computing. Weitere kommen im Frühjahr 2015 hinzu. Erstes komplett CPU/GPU-ähnliches Runtime-Verhalten mit FPGAs Das Produkt basiert auf einer publizierten Khronos-Spezifikation. Xilinx erwartet, dass es den Khronos Conformance Test besteht.

Fachartikel