Validierungs-Tool für SerDes-Schnittstellen auf Leiterplatten

PRODUKT NEWS FPGA-EDA

Mentor veröffentlicht seine neueste HyperLynx-Leiterplatten-Simulations-Technologie für High-Performance-Designs. Diese repräsentiert laut Anbieter industrieweit die erste durchgängige, vollständig automatisierte Lösung zur Validierung von Serializer/Deserializer-Kanälen.



Mentors HyperLynx bietet im Werkzeug integrierte und protokollspezifische Test der Kanalkonformität. Es beinhaltet zusätzlich auch ein Tool namens 3D-Explorer für Parameter-Sweeps zur Design- und Layout-Optimierung. Neben mitgelieferten Templates für regelmäßige Strukturen wie differentielle Vias kann es auch Variationen an unregelmäßiger Strukturen wie BGA-Routings simulieren.

 

In das Tool wurde Protokoll-Know-how für PCIe-Gen3/4-, USB-3.1- und COM-basierte Technologien für Ethernet und Optical Implementers Forum (OIF) integriert. Auf der Grundlage der Protokollarchitektur und -bedingungen können Ingenieure den Abgleich (CTLE, FFE, DFE) vornehmen.

 

Der 3D Explorer unterstützt das Strukturdesign der Kanäle und die Optimierung des Vor-Layouts. Die Template-basierte Synthese der 3D Strukturen kann für Differentialpaare, BGA-Breakouts, Via-Konfigurationen und in Reihe geschaltete Sperrkondensatoren genutzt werden.

Fachartikel