Sicherheitskritische SoC-Designs mit ARM-MBIST-Schnittstelle

PRODUKT NEWS FPGA-EDA

Die Cadence Modus Test Solution unterstützt jetzt die ARM Memory Built-In Self Test (MBIST) Schnittstelle. Anwender können dadurch sicherheitskritische SoC-Designs (System-on-Chip) auf der Basis von ARM-Prozessoren erstellen.



Cadence und ARM mit Hilfe der ATPG- (Automatic Test Pattern Generation) und Diagnose-Möglichkeiten eine Halbleiter-Validierung mit einem ARM Cortex-A73 Prozessor durchgeführt.


Durch die Unterstützung der ARM-MBIST-Schnittstelle durch Cadence sollen SoC-Designs schneller und mit besseren PPA-Werten (Power, Performance and Area) umgesetzt werden können. Zum Beispiel bietet die Modus Test Solution den Anwendern der Schnittstelle die Möglichkeit zum programmierbaren integrierten Speicher-Selbsttest (PMBIST), wobei mehrere Speicher über einen Bus und einen MBIST-Controller bedient werden können.


Die Lösung nutzt die Schnittstelle, um den Einfluss von MBIST auf kritische Timing-Pfade zum und vom Speicher während des funktionalen Betriebs zu reduzieren, sowie für einen At-Speed-Funktionstests. Zudem umfasst die Modus Test Solution eine Möglichkeit für ein physisch-logisches Mapping, wodurch sich manuelle, fehleranfällige Arbeiten reduzieren lassen.

Fachartikel