Der IP Core ist sowohl für Sercos III Master als auch für Sercos III Slave Controller verfügbar. Er enthält alle Hardwarefunktionen, wie beispielsweise die Zeitsteuerung, die Synchronisation, sowie die Verarbeitung von zyklischen und nicht zyklischen Daten auf der Basis der beiden integrierten Ethernet MACs. Die Sercos III Master und Slave-Funktionalität kann als Single-Chip Lösung in Form eines Artix-7 FPGAs, weiteren FPGAs der Serie 7 oder eines Zynq SoC-Bausteins, der einen ARM Dual-Core Cortex-A9 Prozessor beinhaltet, implementiert werden.
Detailierte Dokumentation zum IP Core, Referenzdesigns und beispielhafte Ethernet-Anschaltungen werden über Sercos International zur Verfügung gestellt.