Die Entwicklungsumgebung automatisiert die Design-Schritte und ermöglicht den Anwendern die Nutzung der Werkzeuge von Cadence. Die Lösung umfasst die Cadence Super Sweep Technologie, die vorhandene Simulationsdatenbanken für Multi-Corner- und Monte-Carlo-Analysen nutzt, so dass die Anwender sowohl die Laufzeit als auch den Simulationsdurchsatz verbessern können. Die Technologien der Cadence Legato Memory Solution umfassen:
- Bitcell-Design- und Verifikationsumgebung: Die Anwender können Bitcells entwickeln und eine Variationsanalyse durchführen, ohne die Design-Umgebung verlassen zu müssen.
- Speicher-Compiler-Design und Verifikationsumgebung: Die Anwender können vollständige Speicher-Arrays innerhalb der Legato Memory Solution entwickeln und verifizieren und auf die neue Super Sweep Technologie zugreifen, um die Genauigkeit und den Simulationsdurchsatz für Prozessgeometrien zu maximieren.
- Speicher-Charakterisierungsumgebung: Die Anwender können Modelle des Speichers im Liberty-Format für eine Analyse des vollständigen SoC-Chips erstellen. Die enge Integration zwischen Speicher-Charakterisierung und Schaltungssimulation soll eine höhere Genauigkeit gewährleisten und die Leistungsfähigkeit im Vergleich zu Einzellösungen verbessern.
