Cadence Design Systems stellt mit Virtuoso Advanced Node eine Anzahl von neuen custom/analog Lösungsansätzen für Designs mit Prozessgeometrien von 20nm und darunter vor. Basierend auf der Cadence Virtuoso custom/analog Technologie können Fehler frühzeitig vermieden werden, anstatt sie erst später im Design-Prozess aufzuspüren.
In Verbindung mit dem Cadence Encounter RTL-to-GDSII-Flow, QRC Extraction und dem Physical Verification System ermöglicht Virtuoso Advanced Node die Entwicklung von komplexen Mixed-Signal-Chips, die z.B. in Elektronikgeräten für den Konsumgütermarkt eingesetzt werden.
Die Virtuoso-Technologien unterstützen Ingenieure bei Aufgaben wie Layout-abhängige Effekte (LDEs), Doppelstrukturierung (Double Patterning-DP), farb-orientierte Layouts und neue Routing-Ebenen.
Sie lassen sich in das Cadence Integrated Physical Verification System (IPVS) integrieren - eine Foundry-qualifizierte Technologie für Signoff-DRC (Design Rule Checking) und der DPT-Überprüfung – mit dem Ziel Layout-Iterationen zu reduzieren.
