Cadence erweitert JasperGold Plattform

PRODUKT NEWS FPGA-EDA

Cadence erweitert mit JasperGold Superlint und Clock Domain Crossing (CDC) seine JasperGold Formal Verification Plattform. Die Technologien adressieren RTL-Signoff-Anforderungen (RTL: Register-Transfer Level) und bringen die Leistung der JasperGold Technologie auf den Desktop des Entwicklers.



Signoff-Prüfungen, die bisher auf Ebene der Netzlisten-Implementierung erfolgten, müssen nun während des RTL-Designs durchgeführt werden. Konventionelle statische Lint- und CDC-Tools können aber laut Cadence die hohe Qualität des RTL-Codes nicht effizient sicherstellen.


Mit den RTL-Signoff-Technologien von JasperGold haben die Entwickler nun Zugriff auf funktionelle Prüfungen und ein formal-orientiertes intelligentes Debugging, um Violation Noise zu reduzieren, eine der aktuell größten RTL-Signoff-Herausforderungen. Die Apps sind in die JasperGold Visualize Debugging-Umgebung integriert.


In der Superlint App hat Cadence konventionelle RTL-Linting- und formale Verifikationsfähigkeiten kombiniert, die funktionelle Prüfungen automatisch aus RTL ableiten. Ähnlich bietet die CDC App einen metastabilen Injektions-Flow für eine strenge CDC-Verifikation entweder in formalen Cadence JasperGold oder in den Xcelium Parallel Simulator-Umgebungen für ein umfassenderes Signoff.

Fachartikel