10.04.2016

Redundante Master-Slave-Synchronisation implementieren

Kommunikationsnetze basieren seit langem auf einem robusten Synchronisations-Verteilungsschema, das beim heutigen rasanten Ausbau der Netze immer wichtiger wird. Synchronisation zwischen Kommunikationsnetzen ist erforderlich, um eine effiziente Daten√ľbertragung zu gew√§hrleisten. Mobile Netzwerke basieren auf Frequenz- und Phasensynchronisation, um Daten schnell √ľbertragen und Gespr√§chs√ľbergaben (Hand-off) zu verwalten, wenn sich Nutzer von einer Zelle zur n√§chsten bewegen. Rechenzentren ben√∂tigen eine Synchronisation, um eine genaue Tageszeit f√ľr verteilte Rechenleistung und Hochfrequenzhandel zu gew√§hrleisten. Dabei kommt es darauf an, dass diese Systeme mit redundanten Synchronisationsarchitekturen ausgestattet sind, um einzelne Fehlerstellen zu verhindern.




Kimberly Tuck, Silicon Labs

Autorin: Kimberly Tuck, Silicon Labs


Ein √ľbliches Synchronisations-Verteilungsschema verwendet zwei zentrale Timing-Karten und mehrere Line-Karten, die √ľber eine gemeinsame Backplane kommunizieren. Diese Architektur stellt ein redundantes Master/Slave Timing-System bereit, in dem Timing-Karten den Systemtakt f√ľr die Line-Karten bereitstellen. Die beiden Timing-Karten bieten Redundanz und garantieren eine ununterbrochene Synchronisation sowie Systemrobustheit.


Im Fehlerfall fungiert der Slave als Backup zum Master. Bei diesem Aufbau ist eine Timing-Karte als Master ausgelegt, die andere als Slave. Der Master w√§hlt den Eingangsreferenztakt. Der Slave, also die Backup-Timing-Karte, verfolgt den Master-Systemtakt und bietet redundante Systemtakte, die sich hinsichtlich Frequenz und Phase am Master ausrichten. Bei einem Fehler auf der Master-Timing-Karte wird der Slave umgehend zum Master ‚Äď und das ohne Unterbrechung f√ľr die Line-Karten.


Silicon Labs bietet f√ľr diese Timing-Karten den Netzwerksynchronisations-Taktgenerator Si5348 an. Dieser Stratum-3/3E-konforme Baustein kann in synchronen, paketbasierten Ethernet/IEEE-1588-Anwendungen verwendet werden. F√ľr Anwendungen mit Line-Karten bietet Silicon Labs z.B. den Takt-IC Si5345 an, der Synchronisation, Jitterbereinigung, Taktmultiplikation und schnelle SerDes-Taktung erm√∂glicht.


Betrachten wir den Ablauf und das Verhalten, wenn ein Timing-Karten Master und Slave diese Art von Master/Slave-Umstellung bei einem Fehler oder bei Routinewartungsarbeiten an der Netzwerkausr√ľstung ausf√ľhren. Die Ereignisse und Einstellungen der Timing- und Line-Karten-Takte werden im Detail beschrieben.




Bild 1: Blockdiagramm des Master-Slave Timing-Karten-Redundanzsystems



Systemkonfiguration

Bild 1 zeigt ein Beispiel einer Master/Slave-Timing-Topologie. Jede der Line-Karten hat Zugriff auf die Takte, die von beiden Timing-Karten erzeugt werden. Der Master bezieht sich auf externe Synchronisationsquellen und stellt den Line-Karten als auch dem Slave Referenztakte zur Verf√ľgung. Eine Crossover-Verbindung zwischen Master und Slave erlaubt dem Slave, sich am Master zu orientieren. Diese Technik minimiert die Phasendifferenz der Takte, die an den Line-Karten empfangen werden.


Der Master steuert das Timing in einem System und stellt f√ľr die Line-Karten ein pr√§zises Timing bereit. Der Master w√§hlt eine zuverl√§ssige Referenz als Synchronisationsquelle. Die Schleifenbandbreite des Masters wird so eingestellt, dass die Wander-Filteranforderungen erf√ľllt werden. F√ľr ein System, das die Anforderungen nach SONET Stratum-3/3E erf√ľllen soll, wird eine Bandbreite von 0,1 Hz gew√§hlt.


Der Slave verfolgt den Ausgangstakt des Masters und stellt redundante Takte f√ľr die Line-Karten bereit. Tritt ein Fehler im Master auf, muss der Slave in der Lage sein, die Master-Funktion zu √ľbernehmen. Um diese Funktion zu garantieren, m√ľssen der Slave und Master symmetrisch miteinander verbunden sein ‚Äď auf redundante Art, damit sie ihre Rollen sofort tauschen k√∂nnen.


Bild 1 beschreibt diese Symmetrie. Der Ausgang jeder Timing-Karte ist mit einem der Eingänge der anderen Timing-Karte verbunden. Sowohl der Master als auch der Slave haben Zugriff auf zuverlässige externe Referenzen. Die Line-Karten können beim Übergang zwischen beiden Timing-Karten-Eingängen hin- und herschalten. Damit ist sichergestellt, dass sie stets der Timing-Karte folgen, die höchste Zuverlässigkeit bietet.



Ablaufsteuerung beim Master-auf-Slave-√úbergang

Beim Hochfahren des Systems wird eine der Timing-Karten als Master konfiguriert (dargestellt in rot in Bild 1) und die andere als Slave (dargestellt in grau). F√ľr diese Anwendung weist der Master-Netzwerksynchronizer eine PLL-Bandbreite von 0,1 Hz auf, w√§hrend der Slave eine PLL-Bandbreite von 100 Hz aufweist. Die Slave-Bandbreite ist wesentlich gr√∂√üer als die des Masters, um eine schnelle Antwortzeit des Slaves zu garantieren, wenn dieser das Verhalten des Masters verfolgt.


Der Master ist mit einer speziellen externen Eingangspriorität und aktiver schlupfloser Umschaltung versehen. Der Slave ist mit den gleichen Eingangstakten wie der Master verbunden, befindet sich allerdings im Slave-Modus. Der Slave wird so konfiguriert, dass er den Master verfolgt. Dies wird als IN1 auf der Slave-Timing-Karte angezeigt (Bild 1). Die anderen Eingangsverbindungen dienen der Symmetrie, sobald der Slave in den Master-Modus umschalten muss.


Die Line-Karten werden so konfiguriert, dass der Eingang des Masters priorisiert wird (dargestellt als IN0 auf der Line-Karte in Bild 1). Wird ein Fehler im Master erkannt oder eine Routine-Umschaltung durchgef√ľhrt, schalten die Line-Karten automatisch auf IN1. Schlupfloses Schalten wird auf den Line-Karten aktiviert und deren PLL-Bandbreiten auf 100 Hz eingestellt. Eine Umschaltung vom Master auf den Slave kann als Routinevorgang erzwungen oder aufgrund eines Fehlers im Master initiiert werden.


Tabelle 1 fasst die Reihenfolge der Schritte zusammen, die während einer Master/Slave-Umschaltung auftreten.



In Schritt 1 ist der Master an die externe Referenz gekoppelt ‚Äď mit einer Bandbreite von 0,1 Hz. Der Slave ist an den Master gekoppelt ‚Äď mit einer Bandbreite von 100 Hz. Die Line-Karte ist an den Master gekoppelt. In Schritt 2 zwingt der Host-Prozessor den Slave in einen Haltemodus ‚Äď w√§hrend eines routinem√§√üigen Master-auf-Slave-Umschaltvorgangs. Tritt ein Fehler auf, wird ein LOS (Loss of Signal) im Slave erkannt, und der Slave geht automatisch in den Haltemodus √ľber.


Die Line-Karte schaltet die Eing√§nge vom Master auf den Slave um (Schritt 3) und koppelt sich an den Slave. Der Slave wird sofort mit den Original-Master-Einstellungen konfiguriert (Schritt 4). Der Slave wird aus dem Haltemodus gezwungen und als neuer Master betrachtet (Schritt 5). Der neue Master durchl√§uft eine Sperrenanforderung (Lock Acquisition) und nimmt 0,1 Hz Bandbreite an. Die Line-Karte ist anschlie√üend an den neuen Master gekoppelt. Der alte Master wird als Slave neu konfiguriert ‚Äď mit 100 Hz Bandbreite und gekoppelt an den neuen Master.



Fazit

Redundante Netzwerksynchronizer kommen in einer Master/Slave-Konfiguration zum Einsatz, um im Fehlerfall Schutz auf Systemebene zu bieten. Der Umschaltvorgang von der Master- auf die Slave-Timing-Karte kann nahtlos innerhalb einer 1 ns (Phasentransiente) erfolgen, wenn hochleistungsf√§hige Netzwerksynchronizer und Line-Karten-PLLs verwendet werden. Master/Slave-Timing-Redundanz spielt eine wichtige Rolle in Edge/Metro-Aggregationsausr√ľstung, um einen hochzuverl√§ssigen Betrieb zu gew√§hrleisten.


 


--> -->